



1. Wie könnte eine elementare Schaltung aussehen, die bei der Eintaktierung metastabile Zustände besonders zuverlässig vermeidet?
2. Einem Mikrocontroller soll ein Fehler-Flipflop vorgeschaltet werden. Dieses soll durch ein impulsförmiges Fehlersignal ERROR gesetzt und durch ein programmseitig schaltbares Signal CLEAR gelöscht werden. Flipfloptyp: D-Flipflop 7474. Geben Sie zwei Schaltungen an, die ein jeweils anderes Schaltverhalten verwirklichen:
  - a) das Flipflop soll gesetzt bleiben, falls während des programmseitigen Löschens (also bei aktivem CLEAR) ERROR aktiviert wird,
  - b) das Flipflop soll durch Erregen von CLEAR unter allen Umständen gelöscht werden, auch wenn währenddessen das ERROR-Signal erregt wird.



3. Entwerfen Sie ein vollsynchrones 4-Bit-Register mit den Funktionen gemäß der folgenden Tabelle. Grundlage: D-Flipflops sowie beliebige Gatter. Es genügt, eine Bitposition sowie ggf. erforderliche zentrale Schaltmittel darzustellen. *Vorrangregel:* INIT dominiert über LD.


Signal	Funktion
LD	Laden (Übernahme von den Dateneingängen)der
INIT	Anfangswert einstellen (0H oder FH; abhängig von INV)
INV	invertierten Wert einstellen (wenn LD, dann invertierte Belegung der Dateneingänge, wenn INIT, dann Anfangswert FH)
weder LD noch INIT	Datenbelegung halten




4. Entwerfen Sie ein vollsynchrones Schieberegister mit Parallelausgabe. Je Bitposition sind zwei Flipflops erforderlich.; ein Schiebeflipflop und ein Ausgabeflipflop Alle Flipflops haben einen gemeinsamen Takt. Funktionsweise:

- RS: alle Flipflops löschen. Muß über gleichzeitig aktives SH und LD dominieren (Rücksetzen geht allem anderen vor).
- EC: nur die Ausgabeflipflops löschen. Muß über ein gleichzeitig aktives LD dominieren (Rücksetzen geht vor Laden).
- SH: schieben. Es darf aber nicht geschoben werden, wenn LD aktiv ist.
- LD: Ausgabeflipflops aus den Schiebeflipflops laden (und zwar auch dann, wenn SH aktiv ist).

Wenn nicht geschoben wird, ist die aktuelle Belegung im Schieberegister zu halten, wenn nicht geladen wird, die aktuelle Belegung im Ausgaberegister. Grundlage: D-Flipflops sowie beliebige Gatter. Es genügt, eine Bitposition sowie ggf. erforderliche zentrale Schaltmittel darzustellen Um das Schieben zu berücksichtigen, genügt es, für das Schiebeflipflop einen Schiebedateneingang SD vorzusehen.



5. Folgendes Impulsmuster ist zyklisch auszugeben. Geben Sie dafür eine Schaltungslösung an (Sie dürfen beliebige elementare Baustufen einsetzen (Gatter, Flipflops, Multiplexer, Decoder, Zähler usw.)).




6. Entwerfen Sie ein vollsynchrones 4-Bit-Register mit den Funktionen gemäß der folgenden Tabelle. Grundlage: D-Flipflops sowie beliebige Gatter. Es genügt, eine Bitposition sowie ggf. erforderliche zentrale Schaltmittel darzustellen.

Vorrangregeln (wenn zwei oder mehr Steuersignale gleichzeitig aktiv sind):


- CLR dominiert über alle anderen Funktionen.
- LD dominiert über INV.

Signal	Funktion
LD	Laden
INV	Invertieren des Inhaltes (aus 0 wird 1, aus 1 wird 0)
CLR	Löschen (alle Stellen = 0)
–	Datenbelegung halten




7. Entwerfen Sie ein vollsynchrones 4-Bit-Register mit den Funktionen gemäß der folgenden Tabelle. Grundlage: D-Flipflops sowie beliebige Gatter. Es genügt, eine Bitposition sowie ggf. erforderliche zentrale Schaltmittel darzustellen. Vorrangregeln: keine.

Signal	Funktion
LD	Laden
LDM	Laden maskiert. Nur die Bitpositionen laden, deren Maskenbit mit 1 belegt ist. Alle anderen so lassen, wie sie sind
TGM	Umschalten maskiert (Toggle). Nur die Bitpositionen ändern (von 0 nach 1 oder von 1 nach 0), deren Maskenbit mit 1 belegt ist. Alle anderen so lassen, wie sie sind
CLR	Löschen (alle Stellen = 0)
–	Datenbelegung halten





8. Welches Impulsdiagramm ergibt sich aus der folgenden Schaltung? (Es genügt, einen Schieberegister-"Umlauf" darzustellen.)




9. Entwerfen Sie einen Kabeltester. Er soll Kabel mit maximal acht Einzelleitungen prüfen können (vgl. die übliche Netzkabel). Ein solcher Tester besteht aus einem Stimulusgenerator, einer Anzeigeeinheit und einem Vergleicher. Der Stimulusgenerator wirkt so, daß er zunächst eine 1 auf die erste Leitung gibt, dann eine 1 auf die zweite Leitung usw.
- Entwerfen Sie einen Stimulusgenerator, der ein derartiges Prüfmuster zyklisch abgibt. Bauelemente: Flipflops, Register, Gatter.
  - Entwerfen Sie einen Vergleicher, der kontrolliert, ob das Prüfmuster am anderen Ende tatsächlich ankommt. Er soll eine Gesamt-Fehleranzeige ERROR erregen (ERROR = 0, wenn alles o.k., ansonsten = 1).

)



10. Entwerfen Sie einen Johnsonzähler (mit D-Flipflops), der modulo 6 zählt und erweitern Sie ihn so, daß er alle 6 Stellungen im 1-aus-n-Code ausgibt.



11. Entwerfen Sie ein vollsynchron arbeitendes 32-Bit-Register mit den Funktionen gemäß folgender Tabelle.

Steuersignale			Funktion
CTL2	CTL1	CTL0	
0	0	0	Laden eines 32-Bit-Operanden
0	0	1	Laden eines 8-Bit-Operanden mit Nullerweiterung
0	1	0	Laden eines 8-Bit-Operanden mit Vorzeichenerweiterung
0	1	1	Laden mit Festwert 0
1	0	0	Laden mit Festwert -1
1	0	1	Linksschieben <sup>*)</sup>
1	1	0	Rechtsschieben arithmetisch <sup>*)</sup>
1	1	1	nichts tun (halten)

\*) : ausgeschobene Bits gehen verloren

Bitposition 0  $\triangleq 2^0$ , Bitposition 1  $\triangleq 2^1$  usw.

Bauelementevorrat: D-Flipflops, kombinatorische Bauelemente nach Wahl (suchen Sie sich solche aus, mit denen Sie die Funktionen realisieren können, die aber andererseits eine vergleichsweise einfache zeichnerische Darstellung ermöglichen).

D0	<b>RG</b>	O0
D1		O1
D2		O2
D3		O3
D4		O4
...		...
...		...
D29		O29
D30		O30
D31		O31
CTL0		
CTL1		
CTL2		
CLK		