

Aufgabe 1

An einem Schaltkreis, der ein Register enthält, messen Sie die in Abb. 1 gezeigte Signalfolge. Handelt es sich dabei um ein D-Flipflop- oder um ein Latch-Register? (Kurze Begründung.)




Abb. 1

Es kommt darauf an, wie sich der Ausgang verhält, wenn der Takt aktiv (= High) ist. Beim Latch folgt der Ausgang dem Eingang nach, beim D-Flipflop entspricht er der Eingangsbelegung zur Zeit der Low-High-Flanke des Taktsignals, ändert sich also später nicht. Hier ist zu erkennen, daß der Ausgang dem Eingang nachfolgt (Abb. 1L). Also ein Latch.




Abb. 1L

Aufgabe 2

An den Eingängen eines JK-Flipflop messen Sie den Signalverlauf gemäß Abb. 2. Was erwarten Sie am Ausgang? *Hinweis:* Es handelt sich um ein flankengesteuertes JK-Flipflop, das auf die Taktrückflanke (High-Low) schaltet (z. B. um den Typ 74x112).




Abb. 2

Gehen wir die Takte einzeln durch (Abb. 2L). Wichtig sind die High-Low-Flanken.




Abb. 2L

- 1) $J = 1, K = 0$, also $Q = 1$.
- 2) $J = 0, K = 1$, also $Q = 0$.
- 3) $J = 1, K = 1$, also ändert sich Q . Es ergibt sich $Q = 1$.
- 4) Setzen (S) ist aktiv und dominiert über die Taktauswertung. $Q = 1$.
- 5) $J = 1, K = 1$, also ändert sich Q . Es ergibt sich $Q = 0$.
- 6) $J = 0, K = 0$, also tut sich nichts; Q bleibt = 0.
- 7) $J = 0, K = 1$, also $Q = 0$.

Aufgabe 3

Denksportaufgabe: Abb. 3 zeigt ein JK-Flipflop vom Typ 74x109. Können Sie es sich denken, weshalb man den K-Eingang invertiert ausgelegt hat?




Abb. 3

Kann sein, daß für einen eingangsseitigen Negator kein Platz mehr war – oder daß man einen Design-Fehler als Feature verkauft. Es hat aber auch etwas für sich (Abb. 3L): um ein D-Flipflop zu bauen, genügt es, J und \bar{K} einfach zusammenzuschalten.




Abb. 3L

Aufgabe 4

An den Eingängen eines 2-Bit-Registers liegen Impulse gemäß Abb. 4 an.

- a) Zeichnen Sie die ausgangsseitigen Impulsfolge ein, wenn es sich um ein Latch-Register handelt.
- b) Zeichnen Sie die ausgangsseitigen Impulsfolge ein, wenn es sich um ein D-Flipflop-Register handelt.




Abb. 4

Beim Latch ist der Signalverlauf an den Dateneingängen bei aktivem Takt (High) 1:1 zu übernehmen. Ist der Takt Low, so hält der Ausgang die Eingangsbelegung zur Zeit der High-Low-Flanke des Taktsignals. Beim D-Flipflop sind nur die Low-High-Flanken des Taktsignals von Bedeutung. Dort die Eingangsbelegung übernehmen und bis zur nächsten Low-High-Flanke des Taktes halten (Abb. 4L).




Abb. 4L

Aufgabe 5

Entwerfen Sie eine Zusatzbeschaltung, die ein T-Flipflop in ein JK-Flipflop umwandelt (Abb. 5).




Abb. 5

Um die JK-Funktion herbeizuführen, steht uns nur die T-Funktion zur Verfügung. Bei $T = 1$ ändert sich die Belegung von Q mit dem nächsten Takt, bei $T = 0$ wird sie gehalten. Betrachten wir die Automatentabelle eines JK-Flipflops:

J	K	Q	Q'	Änderungen zwischen Q und Q' (= T-Funktion)
0	0	0	0	-
0	0	1	1	-
0	1	0	0	-
0	1	1	0	1
1	0	0	1	1
1	0	1	1	-
1	1	0	1	1
1	1	1	0	1

Eine Q-Änderung (= T-Funktion) ist also bei folgenden Belegungen erforderlich:

J	K	Q
0	1	1
1	0	0
1	1	0
1	1	1

Die ursprüngliche Schaltfunktion (aus der Wahrheitstabelle bzw. Belegungsliste abzulesen):

$$T = \bar{J}KQ \vee J\bar{K}\bar{Q} \vee JK\bar{Q} \vee JKQ$$

Ersichtlicherweise kann man die erste mit der vierten und die zweite mit der dritten Belegung zusammenfassen (mittels KV-Diagramm kommt man auf das gleiche Ergebnis). Abb. 5L zeigt die zugehörige Schaltung.

$$T = J\bar{Q} \vee KQ$$




Abb. 5L

Aufgabe 6

Einem Mikrocontroller soll ein Fehler-Flipflop vorgeschaltet werden (Abb. 6). Dieses soll durch ein impulsförmiges Fehlersignal ERROR gesetzt und durch ein programmseitig schaltbares Signal ERROR_RESET gelöscht werden. Flipfloptyp: D-Flipflop 7474. Geben Sie zwei Schaltungen an, die ein jeweils anderes Schaltverhalten verwirklichen:

- Das Flipflop soll gesetzt bleiben, falls während des programmseitigen Löschens (also bei aktivem ERROR_RESET).
- Das Flipflop soll durch Erregen von ERROR_RESET unter allen Umständen gelöscht werden, auch wenn währenddessen das ERROR-Signal erregt wird.




Abb. 6

Wichtig ist, daß das Signal, das jeweils vorrangig (dominierend) wirken soll, an den PRESET- bzw. CLEAR-Eingang des Flipflops angeschlossen wird (Abb. 6L).

- Das Flipflop soll gesetzt bleiben, falls während des programmseitigen Löschens (also bei aktivem CLEAR) ERROR aktiviert wird. D. h., ERROR soll über ERROR_RESET dominieren. Also ERROR an den PRESET-Eingang; Rücksetzen durch Übernehmen einer Null mit ERROR_RESET als Taktimpuls.
- Das Flipflop soll durch Erregen von CLEAR unter allen Umständen gelöscht werden, auch wenn währenddessen das ERROR-Signal erregt wird. D. h., ERROR_RESET soll über ERROR dominieren. Also ERROR_RESET an den CLEAR-Eingang; Setzen durch Übernehmen einer Eins mit ERROR als Taktimpuls.




Abb. 6L

Aufgabe 7

Geben Sie die Gatter-Schaltung eines RS-Master-Slave-Flipflops an, bei der die "verbotene" Belegung $R = S = 1$ zugelassen ist und die gleiche Wirkung hat wie $R = 1, S = 0$ (Rücksetzen).

Wenn R aktiv ist, wird S blockiert, so daß bei $R S = 1$ nur R zur Wirkung kommt (Abb. 7L).




Abb. 7L

Aufgabe 8

In einem Gehäuse sind drei Lüfter A, B, C angeordnet. Jeder Lüfter hat einen Sensor, der ein Low-Signal liefert, wenn der betreffende Lüfter arbeitet. Ist der Lüfter ausgefallen, liefert der Sensor ein High-Signal. Entwerfen Sie eine Überwachungsschaltung (Abb. 8), die zwei Kontroll-LEDs G, R folgendermaßen ansteuert:

- die grüne LED (G) soll leuchten, wenn alle drei Lüfter arbeiten,
- die rote LED (R) soll leuchten, wenn einer der Lüfter (gleich welcher) ausgefallen ist,
- die rote LED (R) soll blinken, wenn zwei oder alle drei Lüfter ausgefallen sind. Entsprechende Blinkimpulse sind verfügbar (Signal BLNK).

Die Kombinatorik wurde bereits entworfen. Es gibt drei Signale zum Ansteuern der LEDs: GN, RD und BL. Die Fehleranzeige soll solange gehalten werden, bis der Servicetechniker einen entsprechenden Schalter betätigt (Kontakt SRVCR). Der Kontakt wirkt aktiv Low.




Abb. 8

Die Fehlersignale müssen in RS-Latches gehalten werden (Abb. 8L). Bei der Anzeige muß das Blinken Vorrang haben.




Abb. 8L

Aufgabe 9

Abb. 9 zeigt einen Schaltungsausschnitt. Wird diese Schaltung immer zuverlässig arbeiten? Erläutern Sie kurz, welches Problem Sie sehen und schlagen Sie ggf. eine Änderung vor.




Abb. 9

So geht es garantiert schief ... Das Problem ergibt sich dann, wenn eine Änderung des asynchronen Eingangssignals (SENSOR_INPUT) mit einer Low-High-Taktflanke zusammentrifft. Es kann dann sein, daß das eine Flipflop die neue und das andere die alte Signalbelegung übernimmt. Die weitere Schaltung würde dann mit zwei unterschiedlichen Werten desselben Signals arbeiten. Hinzu kommt die Gefahr metastabiler Zustände. Abhilfe: das Signal an einer einzigen Stelle synchronisieren (eine wichtige Regel beim Schaltungsentwurf!). Hierzu kann z. B. ein weiteres Flipflop vorgeschaltet werden (Abb. 9L).




Abb. 9L

Aufgabe 10

Welches Impulsdiagramm ergibt sich aus der folgenden Schaltung (Abb. 10)? (Es genügt, einen Schieberegister-Umlauf darzustellen.)




Abb. 10

Es handelt sich im Grunde um einen Ringzähler, in dem eine Null umläuft. Die Nullimpulse setzen und löschen die RS-Latches zu verschiedene Taktzeitpunkten (Abb. 10L). Es ergibt sich ein Impulsmuster (RAS, SWITCH ARS, CAS, WRITE PULSE), das für die Ansteuerung asynchroner DRAMs typisch ist.




Abb. 10L