

Die interne Peripherie der Mikrocontroller

Dargestellt am Beispiel Atmel AVR

Übersicht:

1. Externe Interrupts
2. Zähler und Zeitgeber (Counter/Timer)
3. serielle Schnittstellen (UARTs)
4. Schnittstellen für serielle Einfachbussysteme (z. B. SPI oder I²C)
5. analoge Comparatoren
6. Analog-Digital-Wandler
7. EEPROMs

1. Externe Interrupts

Externe Interrupts können über entsprechende Schaltkreisanschlüsse ausgelöst werden.

Beispiel (8535): Anschlüsse INT0 und INT1. Die Interruptauslösung wirkt auch dann, wenn der jeweilige Anschluß als Ausgang konfiguriert ist. Anwendung: Auslösung von Software-Interrupts (durch entsprechende Ausgabebefehle).

Programmseitige Steuerung:

- a) Interrupts zulassen oder verhindern: General Interrupt Mask Register GIMSK.
- b) Wann wird der Interrupt ausgelöst? MCU Control Register MCUCR.
- c) Abfrage von Interruptanforderungen: General Interrupt Flag Register GIFR.

General Interrupt Mask Register GIMSK

7	6	5	4	3	2	1	0
INT1	INT0	-	-	-	-	-	-

- INT0: Auslösung über Anschluß INT0 zugelassen.
- INT1: Auslösung über Anschluß INT1 zugelassen.

MCU Control Register MCUCR

7	6	5	4	3	2	1	0
SRE	SRW	SE	SM	ISC11	ISC10	ISC01	ISC00

- ISC01, ISC00: Unterbrechungssteuerung INT0
- ISC11, ISC10: Unterbrechungssteuerung INT1
- SM: Auswahl Stromsparszustand (SLEEP-Befehl)
- SE: Stromsparszustand zulassen
- SRW: Wartezustand für externen RAM aus/ein
- SRE: externer RAM-Bus aus/ein. Wenn ein, dann Port A = AD7...0, Port C= A15...8, Port D Bits 6 und 7 = WR# und RD#

ISCx1	ISCx0	Interruptauslösung
0	0	Interruptauslösung bei Low-Pegel
0	1	res.
1	0	Interruptauslösung mit fallender Flanke (High-Low)
1	1	Interruptauslösung mit steigender Flanke (Low-High)

General Interrupt Flag Register GIFR

7	6	5	4	3	2	1	0
INTF1	INTF0	-	-	-	-	-	-

- Setzen der Flagbits: Hardware (bei Auftreten der jeweiligen Bedingung).
- Löschen der Flagbits:
 - a) bei Einleitung der Interruptbehandlung (Hardware),
 - b) durch Schreiben von Einsen in die jeweiligen Bitpositionen (Software).
- INTF0: eine Signalflanke an Anschluß INT0 hat eine Interruptanforderung ausgelöst.
- INTF1: eine Signalflanke an Anschluß INT1 hat eine Interruptanforderung ausgelöst.

Anwendung: Vor allem programmseitige Abfrage (Polling) bei nicht zugelassenen Interrupts.

Hinweis: Die Interruptauslösung über Low-Pegel wird nicht über besondere Flagbits signalisiert, da der Signalpegel direkt am Anschluß abgefragt werden kann.

2. Zähler und Zeitgeber (Counter/Timer)

Zähler (Counter)

- Zählimpulse kommen von außen.
- Vorwärtszählen von geladenem Wert an.
- Nulldurchgang (Wrap Around) wird registriert. Kann abgefragt werden oder Interrupt auslösen.

Zeitgeber (Timer)

- zählt mit internem Takt.
- Takt kann über Vorteiler (Prescaler) geführt werden. Typische Teilverhältnisse sind Zweierpotenzen.
- Vorwärtszählen von geladenem Wert an.
- Nulldurchgang (Wrap Around) wird registriert. Kann abgefragt werden oder Interrupt auslösen.

Zeiterfassungsfunktion (Capture)

Externes Signal bewirkt Übernahme des aktuellen Zählerstandes in ein programmseitig abfragbares Haltereister. Das Auftreten des externen Signals wird registriert. Kann abgefragt werden oder Interrupt auslösen.

Vergleichsfunktion (Compare)

Zählerstand wird mit dem Inhalt eines programmseitig ladbaren Vergleichsregisters verglichen. Bei Gleichheit wird eine entsprechende Bedingung gesetzt. Kann abgefragt werden oder Interrupt auslösen. Ggf. weitere Wirkungen (programmseitig einstellbar):

- bei Gleichheit Zähler löschen (so daß er von Null an weiterzählt) oder durchlaufen lassen
- Ausgangssignal setzen / löschen /umschalten

Interrupts einer Zähler-Zeitgeber-Einheit:

- Nulldurchgang (Überlauf),
- Capture,
- Compare

PWM (Pulsweitenmodulation):

- fortlaufendes Zählen
- Zählperiode fest, Duty Cycle veränderlich (Vergleichsregister)

PWM-Betriebsarten

Sind von Bedeutung, wenn mehrere synchrone PWM-Signale zu erzeugen sind.

1. Synchronisation durch Zurücksetzen. Zähler zählt aufwärts und wird am Ende der Periode wieder gelöscht. Alle PWM-Impulse starten bzw. enden (je nach Polarität) zur gleichen Zeit
2. Komplementäre Zählweise. Zähler zählt aufwärts bis zur Hälfte der Zählweite und dann wieder abwärts bis Null. Der Zähler durchläuft den jeweiligen Vergleichswert zweimal. Der eine Durchlauf bewirkt das Einschalten des PWM-Signals, der andere das Ausschalten.

Schrittmotorsteuerung

Wir brauchen Impulse, die gegeneinander um 90° phasenverschoben sind. PWM-Vorkehrungen ungeeignet. Abhilfe: das Zeitraster der Schritte mit Timer darstellen lassen, Interrupt auslösen und Impulse mit einfacher Interruptroutine erzeugen. Richtwert: 500...1000 Schritte/s; demgemäß wird z. B. alle 1...2 ms ein Interrupt ausgelöst.

Erzeugung komplizierter Impulsverläufe

Impulsverläufe als Bitmuster im Speicher darstellen und gemäß dem jeweiligen Zeitraster zyklisch ausgeben. Manche Mikrocontroller haben hierfür Hardware-Unterstützung (Timing Pattern Controller).

Nützliche Besonderheiten:


- Ausgabe-Pufferregister. Software lädt dieses Pufferregister. Eigentliche Ausgabe wird hardwareseitig vom Vergleichler (Comparator) des Zeitgebers ausgelöst. Behelf: dem E-A-Port des Controllers ein Register nachschalten. Dessen Takt ist das vom Comparator gesteuerte Ausgangssignal. Erweiterung: FIFO-Puffer. Nicht vergessen: den Puffer initialisieren und ggf. in das Zurücksetzen einbeziehen.
- Abruf der Impulsmuster mit DMA-Vorkehrungen (falls vorhanden). Behelf: das komplette Impulsmuster in einen FIFO-Schaltkreis laden und daraus zyklisch abrufen. Retransmit-Funktion ausnutzen.

Achtung: Das programmseitige Aufbereiten eines neuen Impulsmusters darf das Ausgeben des alten nicht beeinträchtigen. Abhilfe: zwei Bereiche (alt - neu) und Synchronisation bei Beginn des zyklischen Auslesens.


Beispiel (8535): drei Zähler-Zeitgeber-Einheiten Timer/Counter 0...2.

- Timer/Counter 0. 8 Bits.
- Timer/Counter 1. 16 Bits mit Zählwerterfassung (Capture), Vergleichler und PWM.


- Timer/Counter 2. 8 Bits mit Vergleich und PWM. Zusätzlicher Taktgenerator wählbar (vorzugsweise für Uhrenquarz 32,763 kHz).




Timer/Counter 0



Timer/Counter 1



Vorteiler (Prescaler) für Timer/Counter 0 und 1



Timer/Counter 2

Programmseitige Steuerung:

- Zeitgeberinterrupts zulassen oder verhindern: Timer/Counter Interrupt Mask Register TIMSK.
- Abfrage von Interruptanforderungen der Zeitgeber: Timer/Counter Interrupt Flag Register TIFR.
- Betriebsarteneinstellung. Timer/Counter Control Register TCCR0, TCCR1A, TCCR1B, TCCR2.
- Zählwert einstellen und abfragen.
- Vergleichswert einstellen.
- Erfassten Zählwert abfragen.

Timer/Counter Interrupt Mask Register TIMSK

7	6	5	4	3	2	1	0
OCIE2	TOIE2	TICIE1	OCIE1A	OCIE1B	TOIE1	-	TOIE0

- OCIE_x: Interruptauslösung bei Zählwertvergleich (Zeitgeber 1 und 2).
- TICIE1: Interruptauslösung bei Zählwerterfassung (Capture; nur Zeitgeber 1).
- TOIE_x: Interruptauslösung bei Zählerüberlauf (vom Endwert nach Null). Betrifft alle Zeitgeber.

Timer/Counter Interrupt Flag Register TIFR

7	6	5	4	3	2	1	0
OCF2	TOV2	ICF1	OCF1A	OCF1B	TOV1	-	TOV0

- Setzen der Flagbits: Hardware (bei Auftreten der jeweiligen Bedingung).
- Löschen der Flagbits:
 - bei Einleitung der Interruptbehandlung (Hardware),
 - durch Schreiben von Einsen in die jeweiligen Bitpositionen (Software).
- OCF_x: Es ist eine Vergleichsbedingung aufgetreten (Zählwert = Vergleichswert). Betrifft die Zeitgeber 1 und 2.
- ICF1: ein Zählwert wurde erfaßt (= ins Haltereister übernommen). Betrifft nur Zeitgeber 1 (Capture).
- TOV_x: ein Zählerüberlauf (vom Endwert nach Null) ist aufgetreten. Betrifft alle Zeitgeber.


Anwendung: Vor allem programmseitige Abfrage (Polling) bei nicht zugelassenen Interrupts.

Timer/Counter Control Register TCCR0, TCCR1A, TCCR1B, TCCR2


Register	7	6	5	4	3	2	1	0
TCCR0	-	-	-	-	-	CS02	CS01	CS00
TCCR1A	COM1A1	COM1A0	COM1B1	COM1B0	-	-	PWM11	PWM10
TCCR1B	ICNC1	ICES1	-	-	CTC1	CS12	CS11	CS10
TCCR2	-	PWM2	COM21	COM20	CTC2	CS22	CS21	CS20



- CS₂...CS₀: Auswahl des Zähltaktes (über Vorteiler (Prescaler)).
- COM_x1, COM_x0: Betriebsart des Vergleichers.

- PWMx: PWM-Betriebsart.
- CTCx: Zähler löschen, wenn Zählwert = Vergleichswert (Gleichheit, Compare Match).
- ICNC1: Störunterdrückung für Erfassungsfunktion (Capture). 0 = ausgeschaltet, 1 = eingeschaltet. Nur Zeitgeber 1.
- ICES1: Flankenauswahl für Erfassungsfunktion (Capture). 0 = fallende Flanke (High-Low), 1 = steigende Flanke (Low-High). Nur Zeitgeber 1.





ACIC: COMPARATOR IC ENABLE
ACO: COMPARATOR OUTPUT





3. Serielle Schnittstellen (UARTs)



Programmseitige Steuerung:

- a) Einstellung der Baudrate: UART Baud Rate Register UBRR.
- b) Betriebsartensteuerung: UART Control Register UCR.
- c) Zustandsabfrage: UART Status Register USR.
- d) Datenbytes eintragen oder abholen: UART I/O Data Register UDR

UART Baud Rate Register UBRR

7	6	5	4	3	2	1	0
UBRR7				UBRR0			

UBRR7...UBRR0: 8-Bit-Baudratenangabe. Ergibt sich gemäß Formel oder Tabelle.

$$\text{BAUD} = \frac{f_c}{16 \cdot (\text{UBRR} + 1)}$$

$$\text{UBRR} = \frac{f_c}{16 \cdot \text{BAUD}} - 1$$

UART Control Register UCR

7	6	5	4	3	2	1	0
RXCIE	TXCIE	UDRIE	RXEN	TXEN	CHR9	RXB8	TXB8

- TXB8: das 9. Bit des zu sendenden Zeichens.
- RXB8: das 9. Bit des empfangenen Zeichens.
- CHR9: Zeichenlänge: 0 = 8 Bits, 1 = 9 Bits. Das 9. Bit kann auch als zweites Stopbit oder als Paritätsbit verwendet werden.
- TXEN: Sendebetrieb ein- und ausschalten. 0 = ausgeschaltet, 1 = eingeschaltet.
- RXEN: Empfang ein- und ausschalten. 0 = ausgeschaltet, 1 = eingeschaltet.
- UDRIE: Interruptauslösung, wenn Datenregister leer (beim Senden).
- TXCIE: Interruptauslösung nach Senden eines Zeichens
- RXCIE: Interruptauslösung nach Empfang eines Zeichens.

UART Status Register USR

7	6	5	4	3	2	1	0
RXC	TXC	UDRE	FE	OR	-	-	-

- OR: Überlauf.
- FE: Stopbit des empfangenen Zeichens = 0 (Framing Error).
- UDRE: Datenregister leer.
- TXC: Zeichen gesendet.
- RXC: Zeichen empfangen.

UART I/O Data Register UDR


7	6	5	4	3	2	1	0
D7							D0




Baud Rate	1 MHz	%Error	1.8432 MHz	%Error	2 MHz	%Error	2.4576 MHz	%Error
2400	UBRR= 25	0.2	UBRR= 47	0.0	UBRR= 51	0.2	UBRR= 63	0.0
4800	UBRR= 12	0.2	UBRR= 23	0.0	UBRR= 25	0.2	UBRR= 31	0.0
9600	UBRR= 6	7.5	UBRR= 11	0.0	UBRR= 12	0.2	UBRR= 15	0.0
14400	UBRR= 3	7.8	UBRR= 7	0.0	UBRR= 8	3.7	UBRR= 10	3.1
19200	UBRR= 2	7.8	UBRR= 5	0.0	UBRR= 6	7.5	UBRR= 7	0.0
28800	UBRR= 1	7.8	UBRR= 3	0.0	UBRR= 3	7.8	UBRR= 4	6.3
38400	UBRR= 1	22.9	UBRR= 2	0.0	UBRR= 2	7.8	UBRR= 3	0.0
57600	UBRR= 0	7.8	UBRR= 1	0.0	UBRR= 1	7.8	UBRR= 2	12.5
76800	UBRR= 0	22.9	UBRR= 1	33.3	UBRR= 1	22.9	UBRR= 1	0.0
115200	UBRR= 0	84.3	UBRR= 0	0.0	UBRR= 0	7.8	UBRR= 0	25.0

Baud Rate	3.2768 MHz	%Error	3.6864 MHz	%Error	4 MHz	%Error	4.608 MHz	%Error
2400	UBRR= 84	0.4	UBRR= 95	0.0	UBRR= 103	0.2	UBRR= 119	0.0
4800	UBRR= 42	0.8	UBRR= 47	0.0	UBRR= 51	0.2	UBRR= 59	0.0
9600	UBRR= 20	1.6	UBRR= 23	0.0	UBRR= 25	0.2	UBRR= 29	0.0
14400	UBRR= 13	1.6	UBRR= 15	0.0	UBRR= 16	2.1	UBRR= 19	0.0
19200	UBRR= 10	3.1	UBRR= 11	0.0	UBRR= 12	0.2	UBRR= 14	0.0
28800	UBRR= 6	1.6	UBRR= 7	0.0	UBRR= 8	3.7	UBRR= 9	0.0
38400	UBRR= 4	6.3	UBRR= 5	0.0	UBRR= 6	7.5	UBRR= 7	6.7
57600	UBRR= 3	12.5	UBRR= 3	0.0	UBRR= 3	7.8	UBRR= 4	0.0
76800	UBRR= 2	12.5	UBRR= 2	0.0	UBRR= 2	7.8	UBRR= 3	6.7
115200	UBRR= 1	12.5	UBRR= 1	0.0	UBRR= 1	7.8	UBRR= 2	20.0


Baud Rate	7.3728 MHz	%Error	8 MHz	%Error	9.216 MHz	%Error	11.059 MHz	%Error
2400	UBRR= 191	0.0	UBRR= 207	0.2	UBRR= 239	0.0	UBRR= 287	-
4800	UBRR= 95	0.0	UBRR= 103	0.2	UBRR= 119	0.0	UBRR= 143	0.0
9600	UBRR= 47	0.0	UBRR= 51	0.2	UBRR= 59	0.0	UBRR= 71	0.0
14400	UBRR= 31	0.0	UBRR= 34	0.8	UBRR= 39	0.0	UBRR= 47	0.0
19200	UBRR= 23	0.0	UBRR= 25	0.2	UBRR= 29	0.0	UBRR= 35	0.0
28800	UBRR= 15	0.0	UBRR= 16	2.1	UBRR= 19	0.0	UBRR= 23	0.0
38400	UBRR= 11	0.0	UBRR= 12	0.2	UBRR= 14	0.0	UBRR= 17	0.0
57600	UBRR= 7	0.0	UBRR= 8	3.7	UBRR= 9	0.0	UBRR= 11	0.0
76800	UBRR= 5	0.0	UBRR= 6	7.5	UBRR= 7	6.7	UBRR= 8	0.0
115200	UBRR= 3	0.0	UBRR= 3	7.8	UBRR= 4	0.0	UBRR= 5	0.0

4. Schnittstellen für serielle Einfachbussysteme (z. B. SPI oder I²C)





5. Analoge Komparatoren



Analog Comparator Control and Status Register: ACSR

7	6	5	4	3	2	1	0
ACD	-	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0

- ACIS1, ACIS0: Unterbrechungssteuerung
- ACIC: Zeiterfassung (Capture) in Timer/Counter 1 über Komparator ein/aus
- ACIE: Unterbrechungserlaubnis für Analogkomparator ein/aus
- ACI: Komparatorunterbrechung anhängig. Löschen bei Interruptauslösung oder durch Schreiben einer Eins.
- ACO: Komparatorausgang (zur direkten Abfrage)
- ACD: Komparator ausschalten/einschalten

Unterbrechungssteuerung

ACIS1	ACIS0	
0	0	Unterbrechung bei Änderung der Ausgangsbelegung
0	1	res.
1	0	Unterbrechung bei fallender Flanke
1	1	Unterbrechung bei steigender Flanke

6. Analog-Digital-Wandler

Merkmale:

- Auflösung: 10 Bits,
- integrale Nichtlinearität: 0,5 LSB,
- absolute Genauigkeit: ± 2 LSB,
- höchste Abtastrate bei maximaler Auflösung: 15 kHz,
- Eingangsspannungsbereich: 0V bis Referenzspannung (AREF),
- Referenzspannung (AREF): 2 V bis AV_{CC} ,
- Wirkprinzip: schrittweise Annäherung (sukzessive Approximation),

- Anzahl der Eingänge: 8 (programmseitig wählbar),
- Betriebsarten: Einzelumsetzung (Single Conversion) oder kontinuierlicher Betrieb (Free Running).

Programmseitige Steuerung:

- Eingangsauswahl: ADC Multiplexer Select Register: ADMUX.
- Betriebsartensteuerung und Auslösung: ADC Control and Status Register ADCSR.
- Abholen der Digitalwerte: ADC Data Register ADCL und ADCH.

ADC Multiplexer Select Register: ADMUX


7	6	5	4	3	2	1	0
-	-	-	-	-	MUX2	MUX1	MUX0

- MUX2...MUX0: Auswahladresse. Belegung 0H wählt Eingang ADC 0 aus, Belegung 1H Eingang ADC1 usw.

ADC Control and Status Register ADCSR

7	6	5	4	3	2	1	0
ADEN	ADSC	ADFR	ADIF	ADIE	ADPS2	ADPS1	ADPS0

- ADPS2...ADPS0: Auswahl des Abtasttaktes (über Vorteiler (Prescaler)).
- ADIE: Interruptauslösung nach Wandlung.
- ADIF: Flagbit. Kennzeichnet, daß eine Interrupanforderung aufgetreten ist.
- ADFR: Betriebsart. 0 = Einzelabtastung, 1 = kontinuierliche Abtastung.
- ADSC: Start der Abtastung.
- ADEN: Analog-Digital-Wandler ein- und ausschalten. 0 = ausgeschaltet, 1 = eingeschaltet.







ADPS2...0	Abtastintervall	ADPS2...0	Abtastintervall
0	2 Takte ($f_s = f_c : 2$)	4	16 Takte ($f_s = f_c : 16$)
1	2 Takte ($f_s = f_c : 2$)	5	32 Takte ($f_s = f_c : 32$)
2	4 Takte ($f_s = f_c : 4$)	6	64 Takte ($f_s = f_c : 64$)
3	8 Takte ($f_s = f_c : 8$)	7	128 Takte ($f_s = f_c : 128$)

f_s = Abtastfrequenz; f_c : Taktfrequenz

ADC Data Register ADCL und ADCH

Register	7	6	5	4	3	2	1	0	
ADCH	-	-	-	-	-	.	ADC9	ADC8	
ADCL	ADC7							ADC0	





7. EEPROMs

EEPROM Control Register EECR

7	6	5	4	3	2	1	0
-	-	-	-	-	EEMWE	EEWE	EERE


- EERE: Lesezugriff
- EEWE: Schreibzugriff
- EEMWE: generelle Schreiberlaubnis

EEPROM Data Register EEDR

7	6	5	4	3	2	1	0
D7	D6	D5	D4	D3	D2	D1	D0


EEPROM Address Register EEAR

7	6	5	4	3	2	1	0
A7	A6	A5	A4	A3	A2	A1	A0
-	-	-	-	-	-	-	A8



Praxistip: Nach dem Schreiben Byte(s) zur Kontrolle zurücklesen.

8. Watchdog-Überwachung (Kontrollzeitgeber)



WDP2	WDP1	WDP0	Number of WDT Oscillator Cycles	Typical Time-out at $V_{CC} = 3.0V$	Typical Time-out at $V_{CC} = 5.0V$
0	0	0	16K cycles	47.0 ms	15.0 ms
0	0	1	32K cycles	94.0 ms	30.0 ms
0	1	0	64K cycles	0.19 s	60.0 ms
0	1	1	128K cycles	0.38 s	0.12 s
1	0	0	256K cycles	0.75 s	0.24 s
1	0	1	512K cycles	1.5 s	0.49 s
1	1	0	1,024K cycles	3.0 s	0.97 s
1	1	1	2,048K cycles	6.0 s	1.9 s

Rücksetzen mit Befehl WDR.


Wenn Zeitgeber bis zum Ende durchläuft, wird ein Hardware-Rücksetzen ausgelöst. Beim ATmega Rücksetzursache abfragbar.

Vor dem Einschalten WDR-Befehl geben, damit Zeitüberwachung mit einer vollen Zykluslänge beginnt.

Watchdog Timer Control Register WDTCR

7	6	5	4	3	2	1	0
–	–	–	WDTOE	WDE	WPD2	WPD1	WPD0

- WPD2...0: Vorteilereinstellung
- WDE: Watchdog ein- und ausschalten
- WDTOE: Erlaubnis zum Ausschalten



Hierzwischen darf kein Interrupt auftreten. Wenn nach dem vierten Taktzyklus nach dem Einschalten von WDTOE WDE nicht deaktiviert wird, schaltet WDTOE aus. Löschen von WDE hat dann keine Wirkung mehr.

9. Externer RAM

