


E-A-Platine 05a

Kurzbeschreibung

Stand: 1.2 vom 19. 9. 06



Verwendungszweck:

Anschluß von maximal 5 E-A-Ports mit jeweils 8 Bits Datenwegbreite an eine ATA-Schnittstelle (Parallel ATA).

Bestückung:

CPLD Xilinx 95108 in Gehäuse PLCC 84 mit Anschlußbelegung gemäß ATA-Adapter 05a. Sofern diese Einschränkungen eingehalten werden, kann der CPLD-Schaltkreis beliebige Funktionen aufnehmen.

Programmierbarkeit im System (ISP):

Wird unterstützt (Anschlüsse für JTAG-Downloadkabel).

Computerseitige Schnittstellensignale:

Gemäß Industriestandard Parallel ATA. Programmierbare E-A-Zugriffe mit 8 Bits Zugriffsbreite. Nicht unterstützte ATA-Signale: DD15...8, IORDY, INTRQ, PDIAG-, DASP-.

Anwendungsseitige Schnittstellensignale:

Maximal 40 Signale, vorzugsweise aufgeteilt auf maximal fünf 8-Bit-Ports A...E. Bit 0 ist jeweils die niedrigstwertige, Bit 7 die höchstwertige Bitposition. 32 der 40 Signale sind auf den rückseitigen E-A-Steckverbinder geführt.


- Ports A...D: rückseitiger E-A-Steckverbinder 64polig gemäß DIN 4162.
- Ports D, E: je ein 10poliger Steckverbinder.

Über rückseitig ansteckbare Adapterplatine:

- Ports A, B, C: 50poliger Steckverbinder gemäß Industriestandard (Opto 22).
- Port D: je ein 20poliger und ein 10poliger Steckverbinder.

Anwendungsseitige Speisespannungsanschlüsse:

- am rückseitigen 64poligen Steckverbinder: + 5 V und + 12 V.
- an den 10poligen Steckverbindern: + 5 V.
- auf der Adapterplatine:
 - Klemmen für + 5 V und + 12 V.
 - am 50poligen und am 10poligen Steckverbinder: + 5 V.
 - am 20poligen Steckverbinder: + 5 V und + 12 V.



Signale der ATA-Schnittstelle:

1	RESET	2	GND
3	DD7	4	DD8 ^{*)}
5	DD6	6	DD9 ^{*)}
7	DD5	8	DD10 ^{*)}
9	DD4	10	DD11 ^{*)}
11	DD3	12	DD12 ^{*)}
13	DD2	14	DD13 ^{*)}
15	DD1	16	DD14 ^{*)}
17	DD0	18	DD15 ^{*)}
19	GND	20	GND
21	DMARQ	22	GND
23	DIOW-	24	GND
25	DIOR-	26	GND
27	IORDY ^{*)}	28	CSEL
29	DMACK-	30	GND
31	INTRQ ^{*)}	32	res. ^{*)}
33	DA1	34	PDIAG- ^{*)}
35	DA0	36	DA2
37	CS0-	38	CS1-
39	DASP- ^{*)}	40	GND

*) nicht unterstützt

Belegung des rückseitigen E-A-Steckverbinders:

Pin (Reihe C)	Signal	Pin (Reihe A)	Signal
1	C7	1	GND
2	C6	2	GND
3	C5	3	GND
4	C4	4	GND
5	C3	5	GND
6	C2	6	GND
7	C1	7	GND
8	C0	8	GND
9	B7	9	GND
10	B6	10	GND
11	B5	11	GND
12	B4	12	GND
13	B3	13	GND
14	B2	14	GND
15	B1	15	GND
16	B0	16	GND
17	A7	17	GND
18	A6	18	GND
19	A5	19	GND
20	A4	20	GND
21	A3	21	GND
22	A2	22	GND
23	A1	23	GND
24	A0	24	GND
25	D7	25	+ 5 V
26	D6	26	GND
27	D5	27	GND
28	D4	28	GND
29	D3	29	GND
30	D2	30	GND
31	D1	31	GND
32	D0	32	+ 12 V

Belegung der 10poligen Steckerbinder (Ports D, E):

Pin	Signal	Pin	Signal
1	Bit 0	2	Bit 1
3	Bit 2	4	Bit 3
5	Bit 4	6	Bit 5
7	Bit 6	8	Bit 7
9	GND	10	V _{CC}

JTAG-Programmierschluß:

V _{CC} (+5 V)	GND		TCK	TDO	TDI	TMS
------------------------	-----	--	-----	-----	-----	-----

Serienwiderstände Datenleitungen:

7	6	5	4	3	2	1	0
DD0	DD1	DD2	DD3	DD4	DD5	DD6	DD7


Serienwiderstände Steuerleitungen:

7	6	5	4	3	2	1	0
DMARQ	CS1	CS0	DA0	DA1	DA2	DIOW	DIOR

LED-Anzeige:


PWR			SELECTED			DH3	DH2	DH1	DH0
-----	--	--	----------	--	--	-----	-----	-----	-----

Anschlußbelegungen: links ATA-Steckverbinder, rechts CPLD



CPLD-Anschlüsse:

Pin No.	Signal Name	Pin No.	Signal Name
1	PORTE<0>	43	DH3n
2	PORTE<1>	44	DA0
3	PORTB<0>	45	PORTA<7>
4	PORTB<1>	46	PORTD<5>
5	PORTA<0>	47	PORTD<7>
6	PORTD<0>	48	PORTC<5>
7	PORTC<0>	49	GND
8	GND	50	PORTC<7>
9	DIORn	51	DD<0>
10	DIOWn	52	DD<2>
11	DD<5>	53	SELECTEDn
12	PGND	54	CS0n
13	DH0n	55	DMARQ
14	PORTE<4>	56	DMACKn
15	PORTE<5>	57	PORTE<6>
16	GND	58	PORTE<7>
17	PORTB<4>	59	TDO
18	PORTB<5>	60	GND
19	PORTA<4>	61	PORTB<6>
20	PORTD<4>	62	PORTB<7>
21	PORTC<4>	63	PORTA<6>
22	VCC	64	VCC
23	DD<1>	65	PORTD<6>
24	DD<7>	66	PORTC<6>
25	PGND	67	DD<3>
26	DA2	68	REO
27	GND	69	CS1n
28	TDI	70	DA1
29	TMS	71	PORTE<2>
30	TCK	72	PORTE<3>
31	CSEL	73	VCC
32	PORTA<1>	74	RESETn
33	PORTA<3>	75	PORTB<2>
34	PORTA<5>	76	REI
35	PORTD<1>	77	PGND
36	PORTD<3>	78	VCC
37	PORTC<1>	79	PORTB<3>
38	VCC	80	PORTA<2>
39	PORTC<3>	81	PORTD<2>
40	DD<6>	82	PORTC<2>
41	DH1n	83	DD<4>
42	GND	84	DH2n

Adapterplatine 05a1:

Ports A, B, C:

Opto-22-Kanal	Signal	Pin		Signal
23	C7	1	2	GND
22	C6	3	4	GND
21	C5	5	6	GND
20	C4	7	8	GND
19	C3	9	10	GND
18	C2	11	12	GND
17	C1	13	14	GND
16	C0	15	16	GND
15	B7	17	18	GND
14	B6	19	20	GND
13	B5	21	22	GND
12	B4	23	24	GND
11	B3	25	26	GND
10	B2	27	28	GND
9	B1	29	30	GND
8	B0	31	32	GND
7	A7	33	34	GND
6	A6	35	36	GND
5	A5	37	38	GND
4	A4	39	40	GND
3	A3	41	42	GND
2	A2	43	44	GND
1	A1	45	46	GND
0	A0	47	48	GND
+5V		49	50	GND

Port D, 20polig:

Signal	Pin		
D7	1	2	GND
D6	3	4	GND
D5	5	6	GND
D4	7	8	GND
D3	9	10	GND
D2	11	12	GND
D1	13	14	GND
D0	15	16	GND
+ 5 V	17	18	GND
+ 12 V	19	20	GND


Port D, 10polig:

Pin	Signal	Pin	Signal
1	D0	2	D1
3	D2	4	D3
5	D4	6	D5
7	D6	8	D7
9	GND	10	V _{CC}

Übungsgeräte- und Experimentiertafelanschluß (wie Portadapter 03-32 und EG 01 n. A.)

1	1	+ 5 V (V_{CC})	2	1	GND
3	2	A0	4	2	A1
5	3	A2	6	3	A3
7	4	GND	8	4	A5
9	5	A4	10	5	A7
11	6	A6	12	6	GND
13	7	B0	14	7	B1
15	8	B2	16	8	B3
17	9	GND	18	9	C1
19	10	C0	20	10	C3
21	11	C2	22	11	GND
23	12	C4	24	12	C5
25	13	C6	26	13	C7
27	14	GND	28	14	D1
29	15	D0	30	15	D3
31	16	D2	32	16	GND
33	17	D4	34	17	D5
35	18	D6	36	18	D7
37	19	B4 ^{*)}	38	19	B5 ^{*)}
39	20	B6 ^{*)}	40	20	B7 ^{*)}


*): nicht bei EG 01 n. A.






**IO Board 05a
ATA-Anschluss
Blatt 1 von 6
Stand: 1.1 vom 16. 8. 06**


Jumper Settings:
a – Slave (Jumper in Parking Position)
b – Cable Select
c – Master

ATA05a		
51	DD0	A0
23	DD1	A1
52	DD2	A2
67	DD3	A3
83	DD4	A4
11	DD5	A5
40	DD6	A6
24	DD7	A7
44	DA0	B0
70	DA1	B1
26	DA2	B2
54	CS0n	B3
69	CS1n	B4
9	DIOR-	B5
10	DIOW-	B6
55	DMARQ	B7
56	DMACKn	C0
31	CSEL	C1
74	RESETn	C2
22	V _{CC}	C3
38		C4
64		C5
73		C6
78		C7
8	GND	D0
12		D1
16		D2
25		D3
27		D4
42		D5
49		D6
60		D7
77		E0
76	REI	E1
28	TDI	E2
29	TMS	E3
30	TCK	E4
		E5
		E6
		E7
		REO
		SELECTEDn
		DH0n
		DH1n
		DH2n
		DH3n
		TDO







IO Board 05a
Pull-up-Widerstände (1)
Blatt 4 von 6
Stand: 1.1 vom 16. 8. 06




IO Board 05a
Pull-up-Widerstände (2)
 Blatt 5 von 6
 Stand: 1.1 vom 16. 8. 06



IO Board 05a
E-A-Steckverbinder
 Blatt 6 von 6
 Stand: 1.1 vom 16. 8. 06



IO Board 05a
Adapterplatine 05a1
 Blatt 1 von 2
 Stand: 1.1 vom 16. 8. 06



IO Board 05a
Adapterplatine 05a1
Blatt 2 von 2
Stand: 1.1 vom 16. 8. 06