

Heft 08

Elementare Logikschaltungen

Stand: 1.02

- Vorläufiges Exemplar. Nur zur Information -

c) Prof. Dr. Wolfgang Matthes 2001

1. Logik mit Dioden und Transistoren

Schon seit Jahrzehnten baut niemand mehr einen Prozessor aus Dioden und Transistoren zusammen. Trotzdem hat es in wenigstens zweifacher Hinsicht Sinn, sich - wenn auch nur kurz - damit zu beschäftigen, wie man auf Grundlage solcher Bauelemente die elementaren Logikfunktionen realisieren kann: (1) werden solche Grundsaltungen in Leistungs- und Interfacestufen durchaus noch verwendet, und wir können uns (2) auf diesem Wege ein Verständnis für elektrische Probleme erarbeiten, die auch bei den modernsten Schaltkreisen noch von Bedeutung sind.

1.1. Elementare Diodenlogik

Abbildung 1.1 zeigt, wie man mit gewöhnlichen Dioden die Verknüpfungen UND und ODER aufbauen kann. (Wir erklären hier Funktionsweisen, wie heutzutage üblich, anhand der positiven Logik.)

Abbildung 1.1 UND und ODER mit Dioden

Beim UND-Gatter sind die Dioden an einen Arbeitswiderstand angeschlossen, der mit der Speisespannung verbunden ist. Liegt an einem Eingang ein LO-Pegel (= 0 V), so wird die Diode in Durchlaßrichtung betrieben, das heißt, am Ausgang fällt lediglich die Flußspannung ab (= 0,7 V; also noch LO-Pegel).

Das heißt, es reicht bereits aus, an nur einen Eingang LO anzulegen, damit der Ausgang auch LO führt. Nur dann, wenn alle Eingänge HI-Signal führen, werden alle Dioden in Sperrichtung betrieben, so daß am Ausgang über den Arbeitswiderstand auch HI anliegt.

Beim ODER-Gatter sind die Dioden ausgangsseitig zusammengeschaltet. (Den nachgeordneten Arbeitswiderstand müssen Sie sich als gegen Masse geschaltet vorstellen. Er ist manchmal als Bauelement vorhanden, wird aber meist durch den Eingangswiderstand der folgenden Stufe gebildet.) Bei HI am Eingang wird die Diode in Durchlaßrichtung betrieben. Sie reicht so das HI gleichsam zum Ausgang durch. Bei LO am Eingang wirkt die Diode hingegen sperrend, so daß von anderen Eingängen, die HI führen, keine Ströme zurückfließen können.

Der And-Or-Inverter

Kann man mit Dioden auch negieren? - Wir merken uns: mit passiven Bauelementen (also auch mit Dioden) kann man nur Verknüpfungen verwirklichen, die keine Phasendrehung des Signals bewirken; zum Negieren braucht man stets ein aktives Bauelement. Zudem kann man auf Diodengrundlage höchstens 2-stufige UND-ODER-Strukturen verwirklichen. Weshalb? - Über jeder Diode, die in Durchlaßrichtung betrieben wird, fällt die Flußspannung ab. Das heißt, nach einem UND wird der LO-Pegel um die Flußspannung erhöht; nach einem ODER wird der HI-Pegel um die Flußspannung vermindert. Würde man mehrere Diodengatter hintereinanderschalten, würden sich LO-

und HI-Pegel immer weiter aneinander annähern; es wäre dann kein ausreichender *Störspannungsabstand* mehr gewährleistet. Deshalb wird spätestens nach einer UND-ODER-Anordnung eine Transistorstufe geschaltet (üblicherweise ein Negator). Diese Anordnung heißt And-Nor oder And-Or-Inverter (AOI; Abbildung 1.2). Viele Computer der 60er Jahre bestanden weitgehend aus AOIs. Um diesen Entwurfsgewohnheiten entgegenzukommen, hat man in die ersten integrierten Logikbaureihen auch ein gewisses Sortiment an And-Or-Invertern aufgenommen. Abbildung 1.3 zeigt zwei Typen, die auch in modernen Baureihen noch verfügbar sind.

Abbildung 1.2 And-Or-Inverter mit Dioden und nachgeschaltetem Transistor

Abbildung 1.3 Integrierte And-Or-Inverter. a) Typ '51, b) Typ '64 (Texas Instruments)

1.2. Elementare Transistorlogik

Wir können uns den Transistor näherungsweise als elektronisches Relais vorstellen. Eine Erregung der Basis führt dazu, daß die Kollektor-Emitter-Strecke durchschaltet. UND bedeutet Reihenschaltung, ODER Parallelschaltung. Da in Emitterschaltung betriebene Transistoren eine Phasendrehung von 180° bewirken, das heißt, als Negator arbeiten, erhält man durch Reihenschaltung der Kollektor-Emitter-Strecken mehrerer Transistoren ein NAND und durch Parallelschalten ein NOR (Abbildung 1.4).

Abbildung 1.4 Elementare Gatter mit Transistoren

1.3. Transistorschaltstufen

Negatoren

Der einfachste Negator ist ein Transistor in Emitterschaltung (vgl. Kapitel B5-4), der als Schalter betrieben wird. Der Schaltbetrieb muß durch entsprechendes Ansteuern der Basis gewährleistet werden (Abbildung 1.5):

- bei LO am Eingang muß der Transistor voll gesperrt sein, so daß nur noch ein vernachlässigbar kleiner Kollektorreststrom fließt. Am Ausgang liegt somit über den Arbeitswiderstand nahezu die volle Speisespannung an. Um dies zu gewährleisten, muß die anliegende Basis-Emitter-Spannung die Basis-Emitter-Sättigungsspannung $U_{B\text{Esat}}$ deutlich unterschreiten. Der HI-Pegel am Ausgang wird dann in Näherung durch die Spannungsteilung zwischen Arbeits- und Lastwiderstand bestimmt.
- bei HI am Eingang muß der Transistor voll leitend sein; es muß ein Kollektorstrom fließen, der sich näherungsweise aus Speisespannung und Arbeitswiderstand ergibt. Der LO-Pegel am Ausgang entspricht dann der Kollektor-Emitter-Sättigungsspannung $U_{CE\text{sat}}$ (bei Kleinleistungs-SI-Transistoren sind das etwa 200 mV). Um dies zu gewährleisten, muß die Basis-Emitter-Spannung auf jeden Fall den Wert der Basis-Emitter-Sättigungsspannung sicher erreichen.

Abbildung 1.5 Der Transistor im Schaltbetrieb als Negator

Hinweis:

In Leistungsstufen ist meist die Last unmittelbar als Arbeitswiderstand geschaltet.

Toleranzfragen

Es gelingt durchaus, einen Transistor als Negator zu betreiben, wenn man ein Signal an die Basis legt, das zwischen etwa 0 V für LO und einigen V für HI umschaltet.

In der Praxis sind die Verhältnisse allerdings etwas komplizierter: die Schaltung soll schließlich unter allen Bedingungen funktionieren, die im Betrieb vorkommen können. Sehen wir uns dazu einmal die Logikpegel der TTL-Baureihen an: ein LO, das ein dem Transistor vorgeschalteter TTL-Schaltkreis liefert, liegt zwischen 0 und 0,4 V, das HI zwischen 2,4 V und Speisespannung. Betrachten wir beide Fälle einzeln:

1. Ansteuerung mit LO. Bereits von etwa 0,5 V an beginnt ein nennenswerter Basisstrom zu fließen, wodurch die Kollektor-Emitter-Strecke schon in gewissem Maße leitend wird (vgl. beispielsweise Abbildung B5-4.5). Nun können aus den 0,4 V LO vom Schaltkreis Ausgang am Transistoreingang ohne weiteres 0,5 V und mehr werden (z. B. durch den Spannungsabfall über die Massezuführung des ansteuernden Schaltkreises oder durch Übersprechen).
2. Ansteuerung mit HI. 2,4 V reichen auf jeden Fall aus, um den Transistor durchzusteuern. Es ist nur zweierlei zu beachten: (1) wie hoch wird dann der Basisstrom, (2) wie wirkt sich das auf die Schaltzeit aus?

Wie schnell schaltet ein Transistor?

Das hängt zunächst davon ab, wie schnell die Ladungsträger die Basiszone durchlaufen. Hinsichtlich des Einschaltens ist diese Feststellung zunächst auch ausreichend. Beim Ausschalten tritt jedoch ein weiterer Effekt auf: die Ladungsträger müssen aus der Basiszone wieder abfließen!

(Das ist das Problem des Ausräumens von Sperrschichten beim Umschalten von der Durchlaß- in die Sperrichtung. Wir kennen es von der SI-Diode her.)

Wir merken uns: Ein (in Sättigung betriebener bipolarer) Transistor schaltet schnell ein, aber langsam aus (Stichwort: Ausräum- oder Speicherzeit).

Abbildung 1.6 veranschaulicht praxisübliche Negatorschaltungen.

Abbildung 1.6 Negatorschaltungen

Erklärung:

1. Abbildung 1.6a und b: Wenn es auf die Schaltzeiten praktisch nicht ankommt (z.B. beim Ansteuern von Leuchtanzeigen oder Relais), reicht oft ein einfacher Widerstand in der Basisleitung (seine Aufgabe: Begrenzung des Basisstroms). Manchmal genügt es sogar, die Basis direkt mit dem Ausgang des ansteuernden Schaltkreises zu verbinden.
2. Abbildung 1.6c und d: Im Interesse der Betriebssicherheit ist der Transistor unter allen Umständen bei LO gesperrt zu halten. Schaltungslösungen dafür:
 - Ansteuerung über eine in Durchlaßrichtung betriebene SI-Diode (es muß mindestens die Flußspannung anliegen, damit die Diode leitend wird),
 - Basisspannungsteiler. Bei SI-Transistoren reicht es meist aus, den Basisspannungsteiler gegen Masse zu schalten. Genügt das nicht, ist eine Hilfsspannung entgegengesetzter Polarität erforderlich.
3. Abbildung 1.6e: Damit der Transistor schnell einschaltet, muß ihm ein kräftiger Basisstrom zugeführt werden. Andererseits ist dafür zu sorgen, daß beim Ausschalten die Basiszone schnell ausgeräumt wird. Ein Ansatz: den Basisspannungsteiler so dimensionieren, daß der Transistor "gerade mal" in Sättigung betrieben wird (wenn die Verlustleistung nicht allzu hoch ist, könnte sogar ein Arbeitspunkt im aktiven (linearen) Bereich eingestellt werden), und den kräftigen Stromstoß beim Einschalten über einen Kondensator zuführen (Speedup-Kondensator).

Emitterfolger

Ein Transistor in Kollektorschaltung (Emitterfolger) wirkt als nichtnegierende Pufferstufe (Abbildung 1.7).

Abbildung 1.7 Emitterfolger

In dieser Anordnung gelingt es gar nicht, den Transistor in die Sättigung zu treiben. Der Vorteil: schnelles Schalten infolge der geringen Speicherzeit. Der Nachteil: der Transistor arbeitet im aktiven Bereich; damit verringert sich die zu schaltende Leistung (Stichworte: Verlustleistungshyperbel, SOAR-Diagramm). Um bei eingangsseitigem HI eine hinreichende Basisspannung bereitzustellen, kann es notwendig sein, einen Pull-up- Widerstand vorzusehen (Abbildung 1.8).

Soll der Emitterfolger als "gesättigter" Schalter betrieben werden, ist die Basisspannung gegenüber der Kollektorspannung um wenigstens U_{BEsat} zu erhöhen. Das gelingt mit Pull-up-Widerstand und (positiver) Hilfsspannung, ist aber auch erreichbar, indem man in die Kollektorleitung 1...3 SI-Dioden in Flußrichtung schaltet (Abbildung 1.8). Allerdings wirkt dann wieder die Speicherzeit. (Sie können es ausprobieren: Dioden in der Kollektorleitung verlängern die Ausschaltzeit merklich - ein Indiz dafür, daß der Transistor wirklich in die Sättigung getrieben wird.)

Abbildung 1.8 Beschaltungsvarianten des Emitterfolgers. a) Pull-up-Widerstand, b) Anschaltung an V_{CC} oder an eine positivere Hilfsspannung, c) Diode in Flußrichtung (bedarfswise auch mehrere in Reihe)

Schaltstufen in Darlingtonschaltung

Eine Darlingtonstufe wird an sich genau so angesteuert wie ein einfacher Transistor (Abbildung 1.9). Nur erfordert die höhere Basis-Emitter-Sättigungsspannung eine andere Dimensionierung (bei LO ist der Störabstand von Hause aus besser, bei HI kann unter Umständen ein Pull-up-Widerstand oder eine Hilfsspannung erforderlich werden).

Abbildung 1.9 Darlington-Schaltstufe

Die gezeigte Ansteuerung mit Basisspannungsteiler und Speedup-Kondensator ist lediglich als Beispiel anzusehen (grundsätzlich sind alle Varianten gemäß Abbildung 1.6 nutzbar). Der Widerstand R_3 dient dazu, die Speicherzeit des 2. Transistors zu verringern (er unterstützt das Abfließen der Ladungsträger aus der Basiszone).

Darlingtonstufen werden gern in Leistungsschaltungen verwendet. Dafür werden auch voll integrierte Darlington-Transistoren angeboten, wobei einige Typen die Basisstrom-Ableitwiderstände gleich eingebaut haben.

1.4. Der geschaltete Arbeitswiderstand

Nicht nur die "inneren" Schaltzeiten bestimmen die Schaltgeschwindigkeit einer Transistorstufe. Modellieren wir einmal den Transistor als einen idealen Schalter (Abbildung 1.10). Ist er eingeschaltet, so sind die Verhältnisse klar: der Ausgang ist unmittelbar auf Masse geschaltet (beim Negator) oder auf die Versorgungsspannung V_{CC} (beim Emitterfolger). Nun haben wir es stets mit parasitären Kapazitäten zu tun. Wie wirken sie sich aus? - Beim harten Schalten auf Masse oder V_{CC} werden diese Kapazitäten sofort umgeladen (verzögernd wirkt nur der Innenwiderstand der Stromversorgung, und der ist praktisch Null). Jetzt wollen wir den Schalter öffnen. Nun ist plötzlich nur noch der Arbeitswiderstand da, über den die parasitären Kapazitäten umgeladen werden können. Das kann also dauern. Wir merken uns: Beim Negator schaltet die HI-LO-Flanke schnell (der Transistor ist aktiv und "zieht") und die LO-HI-Flanke langsam (da die parasitären Kapazitäten nur über den Arbeitswiderstand umgeladen werden können). Beim Emitterfolger verhält es sich genau umgekehrt.

Abbildung 1.10 Der geschaltete Arbeitswiderstand

Wie kann man den Nachteil des langsamen Schaltens abstellen? - Es gibt zwei Lösungen:

1. Man macht den Arbeitswiderstand so niederohmig, daß die parasitären Kapazitäten schnell genug umgeladen werden. Ein niederohmiger Arbeitswiderstand bedeutet aber, daß der Transistor auch entsprechend "dicke" Ströme zu schalten hat.

2. Man macht sich von einem *Arbeitswiderstand* unabhängig, indem man für jeden der beiden Pegel einen aktiven Schalter vorsieht. Das ist der Grundgedanke der Gegentaktschaltung (Push-pull- oder Totem-Pole-Stufe; Abbildung 1.11).

Abbildung 1.11 Die Gegentaktstufe

Wie gewährleistet man, daß, um HI oder LO auf den Ausgang zu geben, der jeweilige Transistor erregt wird? - Ein vorgeschalteter Negator würde dies leisten. In der Praxis nimmt man - aus Aufwands- und Geschwindigkeitsgründen - keinen "ausgewachsenen" Negator, sondern setzt eine Phasenumkehrstufe ein, die beide Ausgangstransistoren um 180° phasenverschoben ansteuert (Abbildung 1.12).

Abbildung 1.12 Phasenumkehrstufe mit Gegentakt-Ausgangsstufe (die Standardlösung im TTL-Gatter)

1.5. Open Collector und Tri State

Was ist nun besser - der Einzeltransistor mit Arbeitswiderstand oder die Gegentaktstufe? - Der Arbeitswiderstand hat jedenfalls eines für sich: man kann mehrere Transistoren anschalten (Abbildung 1.13). Wenn - im Beispiel - alle Transistoren inaktiv sind, liegt der gemeinsame Ausgang auf HI. Hingegen reicht es aus, daß ein Transistor aktiv wird, um den Ausgang auf LO zu bringen. Man hat also eine weitere Logikverknüpfung "umsonst". Diese Schaltungstechnik bezeichnet man als Wired OR (obwohl es sich - aus Sicht der Transistor-Ansteuerung - eigentlich um ein NOR handelt). Entsprechend ausgelegte Schaltkreise heißen, da die Kollektoren auf Anschlüsse geführt sind und außen mit einem Arbeitswiderstand beschaltet werden müssen, *Open-Collector-Schaltkreise*.

Abbildung 1.13 Wired OR

Weshalb hängt der Arbeitswiderstand an V_{CC} ?

Er könnte doch ebensogut nach Masse geschaltet sein; dann hätten wir eben keine Negatoren, sondern Emitterfolger. Und das ist zunächst einmal genau der Punkt. Einen Negator können wir ohne Zusatzaufwand in Sättigung betreiben, einen Emitterfolger nicht. In Logikbaureihen, die auf dem Schaltbetrieb von Transistoren beruhen (Beispiel: TTL), wird man also den Negator bevorzugen. Hingegen verwirklicht man in der "ungesättigten" ECL-Technologie das Wired Or tatsächlich mit Emitterfolgern. Ein weiteres Beispiel für Wired Or mit Emitterfolgern ist das herkömmliche Kanal-Interface der IBM-Mainframes.

Wired-Or-Verknüpfungen sind in Bussystemen geradezu obligatorisch, wenn Signale zu übertragen sind, die von mehreren Einrichtungen gleichzeitig erregt werden können. Ist der Arbeitswiderstand nach V_{CC} geschaltet, sind solche Signale als "aktiv LO" definiert, ist der Arbeitswiderstand hingegen nach Masse geschaltet, als "aktiv HI".

Wir merken uns: Wired-Or-Signale kann man unbedenklich auf den jeweils aktiven Pegel ziehen.

Ein weiterer Grund für "aktiv LO"

Hierzu müssen wir uns die allgemein üblichen Signalpegel ansehen: LO um 0 V (maximal 0,4...0,8V), HI im Bereich von 2,4...3,5 V bis V_{CC} . LO ist also viel stöempfindlicher als HI. Wäre also LO das Ruhepotential (das nur über den Arbeitswiderstand gehalten wird), so würden schon geringe Ströme ausreichen, den Pegel über den zulässigen Maximalwert ansteigen zu lassen.

Hinweis:

Es ist ein bewährter Trick, ein stöempfindliches Signal als "aktiv LO" zu definieren und über einen relativ niederohmigen Widerstand (Bereich etwa 330 Ohm...5,1 kOhm) nach V_{CC} zu ziehen. Wundern Sie sich also nicht über Pull-up-Widerstände an Leitungen, die eigentlich von Gegentaktstufen angesteuert werden.

Das Tri-State-Prinzip

Die Tri-State-Stufe ist praktisch eine Gegentaktstufe, deren beide Transistoren gemeinsam inaktiv geschaltet werden können. Auf die kritischen Punkte dieses Prinzips werden wir in den Kapiteln 2 und 3 näher eingehen.

1.6. Logikschaltungen mit Feldeffekttransistoren

Grundsätzlich kann man auch mit Feldeffekttransistoren (FETs) Logikschaltungen bauen, die auf den oben beschriebenen Grundlagen beruhen. Hierfür gilt die bekannte Gleichsetzung: Source = Emitter, Drain = Kollektor und Gate = Basis. Dann spricht man beispielsweise von einer Open-Drain-Stufe, wenn es um eine Wired-Or-Verbindung geht.

Die wesentlichen Unterschiede: der FET wird nicht mit einem Basisstrom, sondern mit einer Gatespannung gesteuert. Das ist einerseits erfreulich (mit Ausnahme der Umschaltvorgänge leistungslose Steuerung; zudem gibt es keine Ausräum- bzw. Speicherzeit), andererseits ist die Gate-Source-Schwellspannung U_{Gsth} wesentlich größer als die Basis-Emitter-Sättigungsspannung U_{BEsat} . Das erfordert namentlich dann besondere Maßnahmen, wenn der Transistor "an der Speisespannung hängt" (LowSide-Drive; vgl. Kapitel 5-5): es muß dann entweder ein FET komplementären Leitfähigkeitstyps genommen werden, oder man muß am Gate eine Steuerspannung bereitstellen, die höher ist als die Speisespannung. Während in Leistungsschaltungen oft das zuletzt genannte Prinzip genutzt wird, beruhen moderne Logikschaltungen nahezu ausschließlich auf *komplementärsymmetrischen* MOS-FET-Strukturen (CMOS).

2. Logikbaureihen

2.1. TTL

Der grundsätzliche Aufbau eines TTL-Gatters

Ein TTL-Gatter besteht grundsätzlich aus einer Eingangsstufe, in der die jeweilige logische Verknüpfung verwirklicht wird, einer Phasenumkehrstufe und einer Gegentakt-Ausgangsstufe (Abbildung 2.1). Zwischen Phasenumkehrstufe und Ausgangsstufe sind üblicherweise weitere Schaltmittel angeordnet, die dafür sorgen, daß die Ausgangsstufe so schnell wie möglich umschaltet.

Abbildung 2.1 Grundschema eines TTL-Gatters

Das typische "Grundgatter" aller TTL-Baureihen ist das NAND mit 2 Eingängen (Typenbezeichnung 74x00). Abbildung 2.2 zeigt die Innenschaltung des "Standard"-TTL- Grundgatters, des Zweifach-NAND 7400, in allen Einzelheiten.

Abbildung 2.2 Das Zweifach-NAND 7400

Dessen Wirkungsweise wollen wir uns schnell klarmachen:

Die Eingangsstufe beruht auf einem Transistor mit mehreren Emitttern (Multi-Emitter-Transistor), der in Basisschaltung betrieben wird (stören Sie sich nicht daran, daß er - im Gegensatz zu typischen Lehrbuchdarstellungen - "verkehrt herum hängt" - es kommt, wie bekannt, auf die Spannungsdifferenzen an). Er schaltet durch (das heißt: Kollektorstrom fließt), sobald nur ein Emitter auf LO- Potential gelegt wird; er ist nur dann gesperrt, wenn an allen Emitttern HI-Potential anliegt. Dieses Verhalten entspricht - bei positiver Logik - einer UND- oder NAND-Verknüpfung, je nachdem, wie die weitere Schaltung ausgelegt ist. Hier handelt es sich um ein NAND: Liegen HI-Pegel an allen Emitttern des Multiemittertransistors, so liegt auch die Basis der nachfolgenden Phasenumkehrstufe auf einem positiven Potential nahe V_{CC} ; der Transistor ist also leitend. Demzufolge liegt an der Basis des "unteren" Transistors der Gegentakt-Ausgangsstufe ein hinreichend positives Potential; somit ist der Transistor leitend und zieht den Ausgang auf LO. Hingegen liegt die Basis des "oberen" Transistors, bezogen auf dessen Emitter, auf einem negativen Potential (der Transistor ist also gesperrt). Es reicht aus, nur einen der Eingänge auf LO zu legen, um die Verhältnisse umzukehren.

Wozu dient die in Flußrichtung geschaltete Diode? - Sie soll, wenn der obere Transistor der Ausgangsstufe gesperrt ist, dessen Emitterpotential um den Betrag der Flußspannung positiver machen, wodurch sich die Basis-Emitter-Spannungsdifferenz verringert. Dies bewirkt, daß der Ausgangstransistor wirklich sicher gesperrt gehalten wird.

Eingangsströme

Bei HI fließt ein - vergleichsweise geringer - Strom in den Multiemitter-Eingang hinein, bei LO fließt ein etwas stärkerer Strom heraus (Abbildung 2.3). Eine Einrichtung, die ein solches Gatter ansteuert, muß also bei HI Strom liefern und bei LO Strom aufnehmen können.

Abbildung 2.3 Eingangsströme am TTL-Gatter

Das Schaltverhalten der Ausgangsstufe

Was geschieht, wenn eine Gegentaktstufe umgeschaltet wird? - Der bisher leitende Transistor muß gesperrt, und der bisher gesperrte muß erregt werden. Beide Vorgänge brauchen ihre Zeit. Das wirklich sichere Verfahren bei jedem Umschaltvorgang "erst ausschalten, dann einschalten" (break before make) würde sowohl weitere Schaltmittel erfordern als auch die Schaltzeiten verlängern. Deshalb bevorzugt man die einfache und schnelle Phasenumkehrstufe, die beide Ausgangstransistoren gleichzeitig umschaltet, und lebt mit der Nebenwirkung: Wenn der eine Transistor gerade ausgeschaltet und der andere gerade eingeschaltet wird, gibt es einen Zeitabschnitt, in dem beide in gewissem Maße leitend sind. Das heißt: es fließt ein Querstrom von V_{CC} nach Masse. Damit wird die Stromversorgung impulsartig beansprucht (Umschalt-Stromspitzen, Current Spikes). Die typische Größenordnung bei einem Standard-TTL-Gatter: 10 mA für 6 ns.

Ein weiterer zeitweiliger Strombedarf entsteht durch das Umladen der Lastkapazität am Ausgang.

Abbildung 2.4 zeigt Beispiele solcher Stromspitzen.

Abbildung 2.4 Stromspitzen. a) an 74LS00 bei verschiedenen Lastkapazitäten, b) Rückstrom durch die Masseverbindung beim Schalten von 5 Gatter-Eingängen (senkrecht: 10 mA/cm, waagrecht: 10 ns/cm), c) an 7400 (Texas Instruments)

Wird nichts getan, so führen die Stromspitzen zu zeitweiligen Einbrüchen der Versorgungsspannung. Noch kritischer ist, daß die Ströme schließlich über die Masseleitung wieder zurückfließen müssen, und daß deshalb das Massepotential zeitweilig ansteigt (Rückströme durch die Massenverbindungen, Ground Shift/Bounce).

Wir merken uns: In TTL-Schaltungen müssen Stromspitzen ausgeglichen werden. Dazu werden *Stützkondensatoren* zwischen V_{CC} und Masse geschaltet. *Das gilt sinngemäß auch für CMOS!* (Auch CMOS-Schaltungen haben Gegentakt-Ausgangsstufen und müssen Lastkapazitäten umladen.)

Lastanschaltung

Gegentakt-Ausgänge können auf an sich beliebige Lastwiderstände arbeiten. Die Last kann man entweder gegen V_{CC} (bzw. gegen eine andere positive Spannung) oder gegen Masse schalten (man spricht hier vom Pull-down- und vom Pull-up-Betrieb; Abbildung 2.5).

Abbildung 2.5 Lastanschaltung an eine Gegentaktstufe. a) Pull-down-Betrieb (Hinweis: Hier ist Anschaltung an eine andere positive Spannung U_{CC2} gezeigt. Ebenso kann die Last gegen V_{CC} geschaltet werden.), b) Pull-up-Betrieb

Der Pull-down-Betrieb (Last an V_{CC} oder an einer anderen positiven Spannung) wird üblicherweise bevorzugt, weil er größere Lastströme erlaubt. (Bei Pull-up fließt der Laststrom durch den Kollektorwiderstand des oberen Transistors und wird somit begrenzt.)

Die Übertragungskennlinie

Was geschieht, wenn man die Spannung am Eingang eines TTL-Gatters kontinuierlich verändert? - Auch an Gattern kann man durch Messen von Spannungen und Strömen an Ein- und Ausgängen Kennlinien aufnehmen. Von besonderem Interesse ist die Abhängigkeit der Ausgangsspannung von der Eingangsspannung (Übertragungs- bzw. Transferkennlinie; Abbildung 2.6).

Abbildung 2.6 Die Übertragungskennlinie eines TTL-Gatters (Texas Instruments)

Wir erkennen, daß in einem gewissen Bereich der Eingangsspannung (zwischen etwa 0,8 und 1,6 V) die Ausgangsspannung nicht mehr auf einem Pegel verharrt. Das ist der sogenannte aktive Bereich, der beim Umschalten möglichst schnell durchlaufen werden soll (Stichwort: Mindest-Flankensteilheit). Es gibt allerdings Trickschaltungen, die diesen aktiven Bereich ausnutzen (z. B. wenn Gatter in Oszillatorschaltungen als verstärkende Elemente betrieben werden).

Störspannungsabstände

Unter welchen Bedingungen kann ein Gatter sicher betrieben werden? - Wir müssen hierbei sowohl die Fertigungstoleranzen der Schaltkreise einrechnen als auch zusätzliche Abweichungen, die durch Stromversorgung, Leiterplatten, Lasten usw. bedingt sein können. Wenn wir die zulässigen Bereiche der LO- und HI-Pegel definieren, müssen offensichtlich folgende Bedingungen erfüllt werden:

1. beide Bereiche dürfen sich auch im ungünstigsten Fall nicht berühren, geschweige denn überlappen,
2. an den Eingängen müssen die zulässigen Bereiche breiter sein als an den Ausgängen (um weitere, aus der Umgebung kommende Einflüsse "abfangen" zu können).

Diese Überlegungen führen auf den Begriff des Störspannungsabstandes (Abbildung 2.7).

Abbildung 2.7 Die Störspannungsabstände bei TTL. a) zur Definition, b) Störspannungsabstände verschiedener TTL-Baureihen (Texas Instruments)

TTL-Baureihen

In den Abbildungen 2.8 bis 2.11 stellen wir die Innenschaltung der Grundgatter weiterer TTL-Baureihen vor. Mit den Einzelheiten müssen wir uns nicht beschäftigen. Die Baureihen unterscheiden sich in der Dimensionierung der Widerstandswerte und in den Eingangsstufen. Des Weiteren ist die Ansteuerung der Ausgangstransistoren komplizierter geworden. Der Zweck: Verminderung der Schaltzeiten durch kräftiges Ansteuern beim Einschalten und Vermeiden der Sättigung beim Abschalten. Die Entwicklung der Halbleitertechnologie hat es ermöglicht, trotz der zunehmenden Anzahl an Bauelementen mit immer weniger Siliziumfläche auszukommen (Abbildung 2.12).

Abbildung 2.8 Schottky-TTL-Grundgatter

Abbildung 2.9 LS-TTL-Grundgatter

Abbildung 2.10 Eingangsstufen eines ALS-Grundgatters

Abbildung 2.11 FAST-Grundgatter (National Semiconductor)

Hinweis:

Die an den Ein- und Ausgängen geschalteten Schottky-Dioden dienen zum Abschneiden negativer Spannungsspitzen (Klammerdioden).

Abbildung 2.12 Transistor-Geometrien im Größenvergleich (National Semiconductor)

Schottky-TTL (S-TTL)

Grundlage der Schottky-TTL-Baureihe ist der Schottky-Transistor, ein Transistor, der zwischen Basis und Kollektor mit einer Schottky-Diode überbrückt ist. Die Wirkung: bei positiver Basisspannung und leitendem Transistor liegt die Diode in Durchlaßrichtung und hält so die Basis auf einem Potential, das nur um die Flußspannung der Diode (um 0,3... 0,4 V) höher werden kann als das des Kollektors. So wird vermieden, daß der Transistor in die Sättigung gelangt. (Da so weniger Ladungsträger aus der Basiszone auszuräumen sind, schaltet der Transistor schneller.)

Low Power Schottky-TTL (LS-TTL)

Die Eingangsstufen der LS-TTL-Gatter sind nicht mit Multiemittertransistoren, sondern mit Schottky-Dioden aufgebaut (Dioden-UND).

Advanced Low Power Schottky-TTL (ALS-TTL)

ALS-Schaltungen haben entweder Diodeneingänge oder Eingangsstufen, die mit PNP-Transistoren die NAND-Verknüpfung verwirklichen.

Advanced Schottky TTL (AS-TTL, FAST)

Die Eingangsstufen von AS-TTL beruhen (ähnlich ALS) auf PNP-Transistoren, die der FAST-Reihe auf Dioden, wobei für die eigentliche Logikverknüpfung keine Schottky-, sondern eine gewöhnliche SI-Diode verwendet wird. (Die Schottky-Dioden an den Eingängen dienen hingegen dazu, die Basis der Phasenumkehrstufe beim Schalten von HI auf LO schneller auszuräumen.)

2.2. CMOS

CMOS-Logikschaltungen beruhen auf Feldeffekttransistoren (MOSFETs) vom Anreicherungstyp, wobei P-Kanal- und N-Kanal-FETs jeweils symmetrisch ("komplementär") zueinander angeordnet sind. Im Gegensatz zum Bipolartransistor (Stromsteuerung) sind Feldeffekttransistoren ausschließlich spannungsgesteuert. Die elektrischen Eigenschaften solcher Transistorstrukturen werden trickreich ausgenutzt, um schnelle und stromsparende Schaltungen zu verwirklichen, die zudem vergleichsweise wenig Siliziumfläche verbrauchen. So kann man auf integrierte Widerstände weitgehend verzichten (deren Funktion wird von entsprechend angeordneten Transistorstrukturen übernommen).

Grundsaltungen der CMOS-Logik sind (1) der Inverter (Negator), (2) das NOR-Gatter, (3) das NAND-Gatter und (4) das Übertragungsgatter (Transfer Gate).

Abbildung 2.13 zeigt, wie man sich die Wirkungsweise eines CMOS-Negators vorstellen kann: Nimmt man zunächst nur eine Kombination von Transistor und Arbeitswiderstand, erhält man sowohl mit einem N-Kanal-MOSFET in Sourceschaltung als auch mit einem P-Kanal-MOSFET in Drainschaltung einen Negator. Nun ist nichts weiter erforderlich, als die Arbeitswiderstände durch den Transistor des jeweils anderen Leitfähigkeitstyps zu ersetzen; es entsteht eine Gegentaktschaltung mit komplementären Transistoren.

Abbildung 2.13 Grundsaltung des CMOS-Negators. a) Negator mit P-Kanal-FET, b) Negator mit N-Kanal-FET, c) CMOS-Negator als komplementärsymmetrische Gegentaktschaltung

Komplexere CMOS-Schaltungen beruhen auf demselben Prinzip: man betrachtet die FETs als Schalter und schaltet Spannungen direkt, anstatt sie zu erzeugen, indem man Strom durch einen Arbeitswiderstand fließen läßt. (Deshalb braucht CMOS bei statischem Betrieb praktisch keinen Betriebsstrom.) Wenn wir ein LO-Potential am Gate als Ruhezustand betrachten, entspricht der N-Kanal-FET einem Arbeitskontakt und der P-Kanal-FET einem Ruhekontakt.

Abbildung 2.14 zeigt die Grundsaltungen des NAND- und des NOR-Gatters; Abbildung 2.15 veranschaulicht das Übertragungsgatter (Transfer bzw. Transmission Gate).

Abbildung 2.14 NAND und NOR in CMOS (In den Kontakt-Ersatzschaltungen gilt Ruhezustand = LO.)

Abbildung 2.15 CMOS-Übertragungsgatter. a) Anlogschalter mit einem MOSFET, b) komplementärsymmetrische Struktur (die 2 zueinander inverse Ansteuerpegel braucht), c) CMOS Transfer Gate mit Ansteuerung über Negator

Das Übertragungsgatter entspricht praktisch einem elektronisch steuerbaren Schalter, der, wenn geschlossen, einen Stromfluß in *beiden Richtungen* zuläßt. Dieses Element wird in hochintegrierten CMOS-Schaltungen gern verwendet, da es beträchtliche Schaltungsvereinfachungen erlaubt (vgl. beispielsweise den Barrel Shifter).

Komplexe CMOS-Schaltungen sind auf dem Transistorniveau ohne entsprechendes Spezialwissen kaum verständlich. (Verglichen damit sehen TTL- und ECL-Strukturen noch wie "richtige Schaltungen" aus, und man kann sich in deren Funktion mit etwas Mühe durchaus hineindenken - dazu haben wir sie auch hier abgebildet.) Es hat deshalb keinen Sinn, Innenschaltungen von CMOS-Schaltkreisen wiederzugeben (auch die Halbleiterhersteller verzichten darauf).

2.3. ECL

Das ECL-Grundgatter ist ein Differenzverstärker mit nachgeschalteten Emitterfolgern als Ausgangsstufen. Die logische Elementarverknüpfung ist die NOR-Funktion, die durch parallelgeschaltete Transistoren in einem Zweig des Differenzverstärkers realisiert wird (Abbildungen 2.16, 2.17). Der andere Zweig des Differenzverstärkers wird auf einem Bezugspotential gehalten (in der 10k-Reihe wird dies über 2 in Flußrichtung geschaltete Dioden stabilisiert; die 100k-Schaltkreise haben eine aufwendigere Stabilisierungsschaltung).

Abbildung 2.16 ECL-Grundgatter (10k-Reihe; Motorola)

Abbildung 2.17 ECL-Grundgatter (100k-Reihe; National Semiconductor)

Im folgenden wollen wir einige wichtige Merkmale der ECL-Baureihen anführen:

- in einem ECL-Gatter wird kein Transistor übersteuert, also in Sättigung betrieben (Non-Saturated Logic). Daraus resultiert eine hohe Schaltgeschwindigkeit.
- durch den geringen Signalhub (0,8 V) ergeben sich nur kurze Flanken-Anstiegszeiten.
- als "Nebenprodukt" der Differenzverstärker-Grundsaltung stehen sowohl der negierte als auch der unnegierte Ausgang unmittelbar zur Verfügung (NOR/OR-Funktion). Das hat zwei Vorteile: (1) Negation kostet keine zusätzliche Zeit, (2) man kann eine symmetrische (differentielle) Signalübertragung verwirklichen, die auch bei größeren Leitungslängen störsicher ist.
- die Emitter der Ausgangsstufen sind direkt auf die Schaltkreisanschlüsse geführt. Der zugehörige Arbeitswiderstand ist extern anzuschließen (in manchen Fällen genügen die eingebauten Pull-down-Widerstände der nachgeschalteten Eingänge). Ausgänge können nach dem Wired-Or-Prinzip zusammengeschaltet werden.

- die ausgangsseitigen Treiberstufen haben einen niedrigen Innenwiderstand und eine hohe Treibfähigkeit. Man kann damit auch abgeschlossene (reflexionsfreie) Signalleitungen treiben. Vorteil: die jeweils erste Schaltflanke ist sofort auswertbar; es gibt keine Zeitverluste durch Einschwingvorgänge.
- wenn es auf Geschwindigkeit ankommt, müssen die Signalleitungen abgeschlossen werden. Die Treibfähigkeit der Emitterfolger ist so hoch, daß Leitungen ohne weiteres mit 50 Ohm abgeschlossen werden können. ("Richtige" ECL-Maschinen enthalten riesige Mengen an Abschlußwiderständen.)
- eine richtige ECL-Hardware arbeitet üblicherweise mit $V_{CC} = 0$ V (Masse) und negativem V_{EE} . Um die Verlustleistung zu vermindern, kann man die Abschlußwiderstände an eine niedrigere Hilfsspannung (V_{TT} ; üblicherweise -2 V) anschließen.
- moderne ECL-Schaltkreise kann man durchaus in einer "+5 V-Umgebung" betreiben.
- in ECL werden im wesentlichen Stromflüsse umgeleitet, aber nicht ein- oder ausgeschaltet. Zudem gibt es keine Gegentaktstufen. Die Speisespannung wird deshalb nicht impulsförmig belastet. Trotzdem ist eine induktivitätsarme Masse erforderlich! (Das Problem "Ground Shift" gibt es auch bei ECL, da die über die Signalleitungen fließenden Ströme - die schnellen Änderungen unterworfen sind - über die Masse wieder zurückfließen müssen. Das heißt praktisch: ECL-Schaltungen funktionieren zuverlässig nur auf Mehrlagen-Leiterplatten mit Masseebene(n). Achten Sie darauf, daß viele Schaltkreise 2 V_{CC} -Anschlüsse haben; einen für die Ausgangsstufen, einen für den Differenzverstärker (beim Massepotential der Differenzverstärker "kommt es wirklich darauf an", weil alle Signale im Schaltkreis auf die Bezugsspannung (V_{BB}) bezogen werden und diese wiederum auf V_{CC} .)

Abbildung 2.18 Typische ECL-Logikpegel (Motorola)

Abbildung 2.19 Varianten des Anschaltens der Arbeitswiderstände (Motorola)

Abbildung 2.20 Sternförmiges Anschalten von Signalleitungen an einen Treiber (z. B. zwecks Taktverteilung; Motorola)

Abbildung 2.21 Anschaltung von Leitungen. Linke Reihe: verdrehte Leitungen (Twisted Pair), rechte Reihe: Koaxialkabel. a) Signalübertragung gegen Masse, b) differentielle Signalübertragung, c) Bus-Rückverdrahtung (Backplane), d) Schirm an Masse, e) differentielle Übertragung zwischen Seele und Schirm, f) differentielle Übertragung über zwei geschirmte Kabel (National Semiconductor)

3. Bussysteme und Busschaltkreise

Tri-State-Baustufen

Abbildung 3.1 zeigt das Prinzip einer Tri-State-Stufe sowie ein Ausführungsbeispiel auf TTL-Grundlage. Abbildung 3.2 veranschaulicht eine CMOS-Ausführung.

Abbildung 3.1 Tri-State-Treiberstufen

Abbildung 3.2 Tri-State-Treiberstufe in CMOS-Technologie. (Ist $U_{st} = LO$, ist die Stufe gesperrt (HI-Z); bei $U_{st} = HI$ ist sie aktiv (LO-Z).)

Buskonflikte (Bus Contention)

Ein Buskonflikt entsteht, wenn zwei Tri-State-Treiber mit unterschiedlichen Signalpegeln gleichzeitig am Bus aktiv werden. Dann fließt durch die jeweils aktiven Transistoren der Ausgangsstufen beider Schaltkreise ein Kurzschlußstrom von V_{CC} nach Masse. Eine Schaltung muß so ausgelegt sein, daß dieser Betriebsfall nicht eintritt. Um dies sicherzustellen, muß ein aktiver Bustreiber zunächst abschalten, bevor ein bisher inaktiver aufschalten darf (Break before Make). Diese Zwangsfolge kann durch entsprechende Taktsteuerung (allgemein gesagt: durch das Busprotokoll) gewährleistet werden. Das ist sicher, kostet aber Zeit. Soll ein kombinatorisch gesteuertes Umschalten konfliktfrei ablaufen, muß die Aufschaltzeit (Enable Time, t_{pZL}/t_{pZH}) größer sein als die Abschaltzeit (Disable Time, t_{pLZ}/t_{pHZ}). Das naheliegende Szenarium für diese Betriebsweise ist ein Speichersubsystem, dessen einzelne Speicherblöcke durch Adreßdecodierung ausgewählt werden und auf einen Tri-State-Bus aufschalten (Abbildung 3.3).

Abbildung 3.3 Speichersubsystem mit kombinatorisch gesteuertem Tri-State-Bus

Hinweise:

1. Die Bezeichnungen der Auf- und Abschaltzeiten unterscheiden sich je nach Schaltkreisart (Prozessor, Speicher, Bustreiber) und Hersteller. Zudem müssen die Datenblätter mit Bedacht gelesen werden, um zu erkennen, was der Hersteller wirklich zusichert.
2. Man kann sich üblicherweise darauf verlassen, daß bei Schaltkreisen gleichen Typs (und gleicher Zeitspezifikation), die über einen Bus zusammengeschaltet sind, Bus Contention entweder gar nicht auftritt oder nur wenige ns dauert und so in den Flanken-Anstiegszeiten nahezu untergeht.
3. Busprotokolle (auch solche von Mikrocontrollern und -prozessoren) sind üblicherweise so gestaltet, daß - bei fachmännischer Nutzung der Bussignale - gar keine Konflikte auftreten können.

Buskonflikte in der Praxis

Buskonflikte können u. a. auftreten durch

- Defekte in Schaltkreisen, die an den Bus angeschlossen sind,
- Defekte in der Ansteuerung,
- Einsatz ungeeigneter Schaltkreise,
- handwerkliche Fehler beim Messen und Prüfen (Beispiel: versehentliches Kurzschließen von Signalen beim Einhängen oder Abnehmen von Prüfklemmen).

Herkömmliche Bustreiber (bis zu 8 Ausgänge, DIL-Gehäuse) halten einen Buskonflikt auch längere Zeit aus, werden aber sehr warm (durch die Erwärmung nehmen die Widerstandswerte im Innern zu, was strombegrenzend wirkt). Trotzdem Vorsicht beim Provozieren von Buskonflikten! (Das bedeutet in der Praxis auch: an Meß- und Prüfarbeiten überlegt und nicht mit einer allzu simplen Ausrüstung herangehen.) Achtung: Moderne Bauelemente (extreme Treibfähigkeit, viele Ausgänge, kleine Gehäuse) verzeihen kaum einen Fehler (bei "Widebus"-Schaltkreise kann es buchstäblich "den Deckel abheben").

Buskonflikte durch Einsatz ungeeigneter Schaltkreise

Hier ist nicht eine Fehlbestückung mit einem Schaltkreis falschen Typs gemeint, sondern der Einsatz eines Schaltkreises vom an sich erforderlichen Typ, aber mit anderer Zeitspezifikation. (Ein naheliegendes Szenarium: ein 70-ns-RAM ist gefordert, wir setzen aber einen 90-ns-Typ ein.) So etwas kann gutgehen. Es ist aber durchaus auch damit zu rechnen, daß - infolge der veränderten An- und Abschaltzeiten - zeitweilige Buskonflikte auftreten, die wirklich stören. Im übrigen sind auch Fälle denkbar, wo ein "zu schneller" Schaltkreis ein solches Fehlerbild hervorruft. (Indem er schon aufschaltet, während ein langsamerer Schaltkreis noch längst nicht abgeschaltet hat.)

Schutzvorkehrungen im Treiber

Manche Interface-Spezifikationen (z. B. RS485) erfordern, daß die Treiber Bus Contention einfach aushalten. Das technische Mittel dafür ist die Strombegrenzung (Abbildung 3.4).

Abbildung 3.4 Treiberausgang mit Strombegrenzung (beachten Sie die in Reihe liegenden Widerstände; Texas Instruments)

Funktionell notwendige Buskonflikte

Manche Signale *müssen* von verschiedenen Einrichtungen gleichzeitig erregt werden können. Das betrifft beispielsweise Anforderungs- und Fehlermeldesignale. Nur Treiber einzusetzen, die Buskonflikte vertragen, reicht nicht, denn es muß ja bei jeder beliebigen Kombination von Erregungen ein definierter Signalpegel gewährleistet werden. Grundsätzlich ist in solchen Fällen eine Wired-Or-Funktion zu verwirklichen. Das gelingt nur, wenn einer der beiden

Signalpegel über Widerstände gehalten wird. In diesem Sinne sind folgende Schaltungs-lösungen üblich:

- Open-Collector-Auslegung,
- die Tri-State-Treiber liefern nur den aktiven Signalpegel, der inaktive wird mittels Pull-up-Widerstand gewährleistet.

Der Bus in Ruhe

Ein Tri-State-Bus nimmt, wenn er von keinem aktiven Treiber belegt wird, einen undefinierten Pegel an. Dauern solche Zustände länger als nur jeweils einige μs , kann sich dies nachteilig auswirken.

In "besseren" Bussystemen sorgt man dafür, daß der unbeschäftigte Bus in einem definierten Ruhezustand gehalten wird.

Pull-up-Widerstände am ISA-Bus

Auf vielen Motherboards sind die Adreß- und Datenleitungen offen gelassen, andere haben hingegen Pull-up-Widerstände (typische Werte: 8,2...10 k Ω). Im Problemfall kann es helfen, Widerstände nachzurüsten.

Analoge Bushalteschaltungen (Bus Hold)

Eine analoge Bushalteschaltung (Abbildung 3.5) hält den Pegel der jeweils letzten aktiven Belegung der Busleitung. Die Schaltung ist dabei mit $\pm 100 \mu\text{A}$ belastbar (bezogen auf 0,8 bzw. 2 V). Wird die Busleitung aktiviert, so wird der betreffende Treiber *nicht* zusätzlich belastet (auch die zusätzliche parasitäre Kapazität ist vernachlässigbar).

Abbildung 3.5 Bushalteschaltung (Texas Instruments)

In modernen Busschaltkreisen werden solche Halteschaltungen eingebaut. Sie sind auch als Einzelschaltkreise verfügbar (z. B. die Typen 74ACT107x von Texas Instruments).

Parkfunktion (PCI-Bus)

Der PCI-Bus hat von Grund auf Vorkehrungen, um undefinierte Belegungen zu vermeiden. Teils ist gefordert, Leitungen mit Pull-up-Widerständen zu beschalten (das betrifft die 64-bit-Erweiterung). Die Signale des 32-bit-Bussystems werden hingegen mit definierten Pegeln belegt (man sagt, der Bus wird geparkt). Zuständig ist dafür die jeweils letzte Master-Einrichtung oder - wenn keine Master-Anforderung vermittelt wurde - die zentrale Bussteuerung auf dem Motherboard.

Der Integrationsgrad von Buskoppelstufen

Die Schaltungsintegration von Buskoppelstufen wird durch elektrische und thermische Probleme erschwert (Stichworte: umzuladende Kapazitäten - Treibfähigkeit - das gleichzeitige Schalten vieler Signale (Simultaneous Switching) - Spannungsspitzen auf der

Massezuführung (Ground Bounce) - Verlustleistung im Verhältnis zu den Abmessungen des Gehäuses).

Herkömmlicherweise haben die Ausgangsstufen hochintegrierter Schaltkreise eine Treibfähigkeit, die gerade reicht, den eigentlichen Bustreiber anzusteuern (bzw. - so bei vielen Mikroprozessoren - eine ganz elementare Konfiguration ohne Bustreiber aufzubauen). Die Busbaustufen selbst sind dann aus funktioneller Sicht äußerst einfach. Wie sehen nun die neueren Entwicklungen aus?

- Peripherie-Steuerschaltkreise enthalten Hochstromtreiber, so daß besondere Interfaceschaltkreise nicht erforderlich sind. Das gilt beispielsweise für SCSI-Controller (ohne solche Bauelemente könnte man z. B. ein Plattenlaufwerk im 3 1/2-Zoll-Formfaktor kaum für SCSI auslegen).
- schnelle Speicherschaltkreise haben Datenausgänge mit erhöhter Treibfähigkeit (Richtwert: bis zu 30 mA). Der Zweck besteht im wesentlichen darin, sehr schnelle Speichersubsysteme bauen zu können, die ohne zwischengeschaltete Treiber direkt auf einen Systembus arbeiten können (das betrifft z. B. externe Caches).
- Mikrocontroller und andere komplexe Bauelemente (auch die meisten Motherboard-Steuerschaltkreise) haben Ausgänge mit einer Treibfähigkeit, die ausreicht, alles direkt anzusteuern, was auf der eigenen Leiterplatte anzusteuern ist.
- Lokalbussysteme werden elektrisch so ausgelegt, daß - unter der Bedingung geringer Leitungslängen - die Treiberstufen in hochintegrierten Schaltkreisen untergebracht werden können.
- demgegenüber sind spezielle Busbaustufen notwendig, wenn es um längere Leitungen und höhere Belastungen geht. So kann man größere DRAM-Anordnungen und ausgedehnte Hochleistungs-Bussysteme nicht ohne Buskoppelschaltkreise bauen. Die Entwicklung in dieser Hinsicht geht dahin, in einem Schaltkreis viele Koppelstufen zusammenzufassen (statt 8 oder 9 dann 16, 18 oder gar 32 bzw. 36; Stichwort: Widebus-Technologie).

Der Trick beim PCI-Bus

Der PCI-Bus ist ein Hochleistungs-Lokalbus, der in elektrischer Hinsicht von Grund so ausgelegt wurde, daß man hochintegrierte CMOS-Steuerschaltkreise direkt an die Busleitungen schalten kann. Wir wollen hier die Wirkungsweise kurz skizzieren:

- die Busleitungen werden *nicht* abgeschlossen.
- die Treiber haben einen Innenwiderstand, der näherungsweise dem Wellenwiderstand entspricht.
- ein Signal wird zunächst am Ende der Busleitung reflektiert und kommt dann mit nahezu doppelter Amplitude zurück. Da der Treiber einen angepaßten Leitungsabschluß darstellt, gibt es keine weiteren Reflexionen. Es genügt also, das Signal anfänglich mit halber Amplitude abzuschicken.

- die Treiber müssen statisch für 2... 6 mA ausgelegt sein. Eine Besonderheit von PCI ist die Spezifikation von kurzzeitigen Schaltströmen, die beim Übergang zwischen HI und LO fließen (das sind 40 und 200 mA - aber nur für wenige ns).

Sehr schnelle Bussysteme

Um extreme Datenraten bewältigen zu können, müssen verschiedene Prinzipien der Signaldefinition und der Schaltungsauslegung im Verbund angewendet werden. Die wichtigsten Ansätze hierfür sind:

- Verminderung des Signalhubes,
- Flanken so flach wie möglich (Controlled Slew),
- Open-Collector-Prinzip.

BiMOS-Busschaltkreise

BiMOS-Busschaltkreise (Baureihen: BCT und ABT) haben bipolare Ausgangsstufen, die Eingangs- und Steuerschaltungen sind aber in CMOS-Technologie ausgeführt. Abbildung 3.6 zeigt eine typische ABT-Ausgangsstufe.

Abbildung 3.6 ABT-Ausgangsstufe (Texas Instruments)

Der wesentliche Vorteil der bipolaren Ausgangsstufe ist der verringerte Spannungshub (typische Werte: LO = 0,5 V, HI = 2,5 V). Dies vermindert die Leistungsaufnahme (man braucht weniger Strom, um die parasitären Kapazitäten umzuladen) und verbessert die Störsicherheit. Infolge der geringeren Stromänderungen beim Umschalten ist der zeitweilige Spannungsabfall über der Massezuführung (Ground Bounce) deutlich kleiner als bei CMOS. So gelingt es, ein akzeptables Verhalten beim gleichzeitigen Schalten mehrerer Ausgänge (Simultaneous Switching) bei 8-Bit-Typen noch zu gewährleisten, wenn die übliche Speisespannungs- und Massezuführung "über Eck" (Corner Pinning) beibehalten wird. Dem gegenüber erfordert eine reine CMOS-Technologie (ACT) hierfür die Zuführung in Schaltkreismitte (Center Pinning). Sehr "breite" Bustreiber sind praktisch nur noch in einer solchen Bipolar-CMOS-"Mischtechnologie" realisierbar.

Der wesentliche Vorteil der CMOS-Ansteuerung (die eingangsseitig an TTL-Pegel angeglichen ist) besteht in der geringen Stromaufnahme. Eine BiMOS-Schaltung im hochohmigen Zustand (HI-Z) braucht praktisch keinen nennenswerten Strom!

Wir merken uns:

CMOS braucht den meisten Strom beim Umschalten, BiCMOS (hier vergleichbar mit TTL) im ausgangsseitigen LO-Zustand.

Manche ABT-Schaltkreise haben zudem eine aktive Rückkopplungsschaltung, um die Stromaufnahme bei Ausgangs-LO zu verringern. Der tatsächlich über den Ausgang fließende Strom wird im Schaltkreis gemessen und regelt so den Basisstrom der Aus-

gangs-Transistoren. Der Schaltkreis verbraucht also nur soviel Strom, wie er auf Grund der angeschlossenen Last wirklich benötigt (Power on Demand, POD). Dies kann die Stromaufnahme um bis zu 50% vermindern.

Die typischen Verzögerungszeiten eines ABT-Buskoppelschaltkreises liegen bei etwa 5 ns.

ABT stellt faktisch die Technologie dar, mit der die Leistungsgrenzen des Tri-State-Prinzips erreicht werden.

Der Futurebus+

Der Futurebus+ (IEEE896) ist ein Hochleistungs-Bussystem zum Verbinden von Steckkarten über eine Rückverdrahtungs-Platine (Backplane). Die theoretische Obergrenze der Datenrate ist auf 100 Millionen Zyklen/s festgelegt. Solche Datenraten erfordern ein Abgehen vom Tri-State-Prinzip. Stattdessen werden Open-Collector-Treiberstufen verwendet, die auf beidseitige Abschlußwiderstände von 39 Ohm arbeiten (Abbildung 3.7). Die Bussignale haben einen verminderten Signalhub (LO = 0,8 V; HI = 2 V) und kontrollierte Flankensteilheiten (Abbildung 3.8).

Abbildung 3.7 Eine Busleitung des Futurebus+ mit Abschlußwiderständen, Treiber und Empfänger (Texas Instruments)

Derartige Busschaltkreise werden als BTL (Bus Transceiver Logic) bezeichnet. Sie werden auch gern in herstellerspezifischen (proprietary) Hochleistungs-Bussystemen eingesetzt. Einige typische Werte:

- Verzögerungszeit: 2...8 ns,
- Zeitversatz (Skew) zwischen zwei Koppelstufen im selben Schaltkreis: 1 ns,
- Kurzschlußstrom durch Treiberausgang: wenigstens 70 mA.

Abbildung 3.8 Signalpegel des Futurebus+ (Texas Instruments)

Gunning Transceiver Logic (GTL)

Diese (nach dem Erfinder benannte) Technologie (Abbildung 3.9) arbeitet nach ähnlichen Prinzipien wie Futurebus+, wobei Übertragungszyklen bis zu 200 MHz und mehr möglich sind (AGTL+ der modernen Intel-Prozessoren). Die wesentlichen Merkmale im Überblick:

- der Treiber ist ein N-Kanal-CMOS-Transistor (Open-Drain-Stufe),
- der Empfänger ist ein Differenzverstärker mit einer Bezugsspannung von 0,8 V,
- LO-Pegel: 0,4 V; HI-Pegel: 1,2 V, also nur 0,8 V Hub,
- die Leitungen werden mit dem Wellenwiderstand abgeschlossen (z. B. mit Pull-up-Widerständen von 25 Ohm),
- die Speisespannung des Bus beträgt 1,2 V,
- die Flankensteilheit kann vermindert werden (Output Edge Control OEC).

Abbildung 3.9 Gunning Transceiver Logic GTL: ein Überblick. Oben: Sender, Empfänger und Busleitung mit Abschlußwiderstand; unten: Wirkung der Flankenverschleifung (Texas Instruments)

Hinweis: Der Rambus (stellt eine ähnliche Entwicklung dar.